共查询到15条相似文献,搜索用时 93 毫秒
1.
将Ti硅化物-p型体区形成的反偏肖特基势垒结构引入绝缘体上硅动态阈值晶体管.传统栅体直接连接DTMOS,为了避免体源二极管的正向开启,工作电压应当低于0.7V.而采用反偏肖特基势垒结构,DTMOS的工作电压可以拓展到0.7V以上.实验结果显示,室温下采用反偏肖特基势垒SOI DTMOS结构,阈值电压可以动态减小200mV.反偏肖特基势垒SOI DTMOS结构相比于传统模式,显示出优秀的亚阈值特性和电流驱动能力.另外,对浮体SOI器件、传统模式SOI器件和反偏肖特基势垒SOI DTMOS的关态击穿特性进行了比较. 相似文献
3.
TiN/n-GaAs肖特基势垒特性 总被引:4,自引:2,他引:2
本文用俄歇能谱(AES)、电流-电压(I-V)和电容-电压(C-V)电学测量等方法,研究了反应溅射制备的TiN/n-GaAs肖特基势垒特性.经800℃高温热退火后,TiN/n-GaAs势垒具有良好的整流特性和高温稳定性,其势垒高度为0.80cV,理想因子n为1.07.同时还观察到许多有意义的结果:即随着退火温度的升高(从500℃到800℃),TiN/n-GaAs肖特基二极管的势垒高度增大,势垒电容减小和二极管反向击穿电压增大.我们认为这可能与溅射过程中GaAs衬底中掺氮有关,并用Shannon模型(即金属/P-GaAs/n-GaAs结构)解释了以上结果.研究结果表明,在自对准GaAs MESFET工艺中,TiN是一种很有希望的栅材料. 相似文献
4.
5.
ZrN/n-GaAs肖特基势垒特性研究 总被引:3,自引:2,他引:1
本文用RBS,AES和电特性测量等方法,研究了ZrN/n-GaAs肖特基势垒.结果表明ZrN/GaAs势垒有良好的电特性和高温稳定性.经850℃高温退火后,势垒高度为0.90eV,理想因子n=1.02.同时我们观察到,随着退火温度升高(从500℃升高到850℃),ZrN/GaAs势垒电特性有明显改进:肖特基势垒高度增大、二极管反向电流减小、二极管电容减小和反向击穿电压增大.以上特点表明,ZrN/GaAs是用于自对准高速GaAs集成电路的较为理想的栅材料. 相似文献
6.
肖特基势垒红外焦平面阵列(SB-IRFPA)技术具有一系列独特的优点,其发展速度是目前各种焦平面阵列技术中最快的,本文综合评述肖特基势垒红外焦平面阵列技术的特点、结构形式、工作机理、目前在短波、中波和长波器件方面取得的进展,在量子效率改善方面采取的有效措施和阵列技术未来的发展趋势。 相似文献
7.
《固体电子学研究与进展》2015,(1)
随着MOSFET的特征尺寸的不断减小,短沟道效应越来越严重,阻碍了器件尺寸的进一步按比例缩小。如何有效地抑制短沟道效应已经成为当今的热门研究课题。本文提出了一种新型的SOI MOSFET结构,该结构漏极采用重掺杂的欧姆接触,源极采用肖特基接触。借助于SILVACO TCAD仿真工具,仿真出了该器件的各项性能参数,并与普通的SOI MOSFET进行对比研究,结果显示这种源极肖特基势垒SOI MOSFET能够更有效地抑制短沟道效应,且具有更大的输出电阻、更低的亚阈值电流和功耗。 相似文献
8.
利用自主开发的蒙特卡罗器件模拟软件 ,对 n沟肖特基势垒隧穿晶体管 (SBTT)的输出特性和转移特性进行了模拟 ,详细分析了沟道区掺杂浓度 ,源漏硅化物区深度以及栅氧化层厚度对 SBTT特性的影响。 相似文献
9.
随着器件尺寸的不断缩小,传统MOS器件遇到工作电压和阈值电压难以等比例缩小的难题,以至于降低电路性能,而工作在低压低功耗领域的SOI DTMOS可以有效地解决这个问题。本文介绍了四种类型的SOI DTMOS器件.其中着重论述了栅体直接连接DTMOS、双栅DTMOS和栅体肖特基接触DTMOS的工作原理和性能.具体分析了优化器件性能的五种方案,探讨了SOI DTMOS存在的优势和不足。最后指出,具有出色性能的SOI DTMOS必将在未来的移动通讯和SOC等低压低功耗电路中占有一席之地。 相似文献
10.
11.
12.
13.
基于绝缘体上硅技术,提出并研制动态阈值nMOSFETs结构.阐述了动态阈值nMOSFETs的工作原理.动态阈值nMOSFETs的阈值电压从VBS=0 V时的580 mV动态变化到VBS=0.6 V时的220 mV,但是这种优势并没有以增加漏电流为代价.因此动态阈值nMOSFETs的驱动能力较之浮体nMOSFETs在低压情况下,更具有优势.工作电压为0.6 V时,动态阈值nMOSFETs的驱动能力是浮体的25.5倍,0.7 V时为12倍.而且浮体nMOSFETs中的浮体效应,诸如Kink效应,反常亚阈值斜率和击穿电压降低等,均被动态阈值nMOSFETs结构有效抑制. 相似文献
14.