共查询到17条相似文献,搜索用时 62 毫秒
1.
设计了一个用于数字电视ZERO-IF结构接收机射频前端的CMOS下变频混频器。基于对有源混频器的噪声机制及线性度的物理理解,对传统的有源混频器电路采用电流注入技术,实现了增益,噪声和线性度折中。电路采用UMC0.18RFCMOS工艺实现,SSB噪声系数为18dB,1/f噪声拐角频率100kHz。电压转换增益为5dB和8dB两档增益,输入1dB压缩点为0dBm,IIP3为15dBm(5dB增益),7dBm(8dB增益)。全差分电路在1.8V供电电压下的功耗不到7mW,可以满足数字电视零中频结构射频前端对高线性度、低闪烁噪声和可变增益的要求。 相似文献
2.
2.1 GHz射频CMOS混频器设计 总被引:2,自引:0,他引:2
设计了一个用于第三代移动通信的2.1 GHz CMOS下变频混频器,采用TsMC 0.25 μm CMOS工艺.在设计中,用LC振荡回路作电流源实现低电压;并用增大电流和降低跨导的方法提高线性度.在Cadence RF仿真器中对电路进行了模拟,在1.8 V电源电压下,仿真结果为:1 dB压缩点PtdB-10.65 dBm,lIP3 1.25 dBm,转换增益7 dB,噪声系数10.8 dB,功耗14.4 mW,且输入输出端口实现了良好的阻抗匹配.并用Cadence中的Virtuoso Layout Editor软件绘制了电路的版图. 相似文献
3.
4.
低噪声和高增益CMOS下变频混频器设计 总被引:1,自引:1,他引:1
设计并实现了一个用于GPS接收机射频前端的CMOS下变频混频器.基于对有源混频器的噪声机制的物理理解,电路中采用了噪声消除技术,以减少Gilbert型混频器中开关管的闪烁噪声,并引入一个额外的电感与开关对共源节点的寄生电容谐振,改善整个电路的噪声系数和转换增益等关键性能指标.电路采用TSMC 0.25 μm RF CMOS工艺实现,SSB噪声系数为7 dB,电压转换增益为10.4 dB,输入1 dB压缩点为-22 dBm,且输入阻抗匹配良好,输入反射系数为-17.8 dB.全差分电路在2.5 V供电电压下的功耗为10 mW,可满足GPS接收机射频前端对低噪声、高增益的要求. 相似文献
5.
6.
1.9 GHz高线性度上混频器设计 总被引:2,自引:0,他引:2
介绍了采用0.35μm CMOS工艺实现的单边带上变频混频电路。该混频电路可用于低中频直接混频的PCS1900(1 850~1 910 MHz)发射器系统中。电路采用了multi-tanh线性化技术,可以得到较高的线性度。在单电源+3.3 V下,上混频器电流约为6 mA。从上混频电路输出级测得IIP3约8 dBm,IP1dB压缩点约为0 dBm。 相似文献
7.
介绍了一种0.18μm CMOS工艺基于GSM1900(PCS1900)标准低中频接收机中的混频器.该混频器采用了一种新型的折叠式吉尔伯特单元结构.在3.3V电源电压、中频频率为100kHz的情况下,该混频器达到了6dB的转换增益,18.5dB的噪声系数(1MHz中频)和11.5dBm IIP3的高线性度,同时仅消耗7mA电流. 相似文献
8.
基于TSMC 65 nm CMOS工艺,设计了一种工作在300 GHz的高增益、3阶谐波混频器。在谐波混频器中,提出将射频电感与接收天线设计为一体的新思路,不仅避免了二者之间的匹配,还减小了芯片尺寸。该谐波混频器包括片上天线、混频模块、IF放大器等。仿真结果表明,片上环形天线的谐振频率点在300 GHz附近,射频电感在300 GHz附近为21.9 pH,混频模块的转换增益为-5.4 dB,IF放大器的电压增益为23.5 dB,谐波混频器的最大转换增益为14.9 dB。当谐波混频器的转换增益大于0 dB时,输出频率带宽为0.05~12.47 GHz。 相似文献
9.
10.
11.
采用线性化技术改进的混频器结构提高了线性度.采用TSMC 0.18 μm RF CMOS模型进行了电路仿真.仿真结果:在电源电压为1.8 V时,输入三阶截断点(IIP3)为10.3 dBm,输入1dB压缩点(P-1dB)为-3.5 dBm,增益为9.2 dB,单边带噪声系数为17 dB. 相似文献
12.
13.
14.
15.
设计了一个应用于软件无线电接收机中的宽带无源下变频混频器,采用SMIC 0.13μm RF工艺实现,芯片面积0.42 mm<'2>.测试结果表明:在1.2 V电源电压下消耗了9 mA电流,工作频段0.9~2.2 GHz,电压转换增益17 dB,HP3 6~7 dBm,IIP2 40~42 dBm,DSB NF 17.5... 相似文献
16.
介绍了一个零中频接收机CMOS射频前端,适用于双带(900MHz/1800 MHz)GSM/EDGE;E系统.射频前端由两个独立的低噪声放大器和正交混频器组成,并且为了降低闪烁噪声采用了电流模式无源混频器.该电路采用0.13 μm CMOS工艺流片,芯片面积为0.9 mm×1.0 mm.芯片测试结果表明:射频前端在90... 相似文献
17.
P. J. Sullivan B. A. Xavier W. H. Ku 《Analog Integrated Circuits and Signal Processing》1999,19(2):181-188
A CMOS doubly balanced mixer circuit is implemented with a source follower input and a cross coupled mixing quad. The circuit employs an all N-channel configuration and is suitable for high frequency applications. As a down-converter with an RF input of 2.0 GHz and an IF output of 200 MHz, the mixer demonstrates 9 dB of conversion loss with a corresponding input referred third order intercept of 0 dBm. As an up-converter with an IF input frequency of 400 MHz and an RF output of 2.4 GHz, the mixer demonstrates 14 dB of conversion loss. 相似文献