基于InP DHBT工艺的13 GHz 1:8量化降速电路

<正>磷化铟双异质结双极型晶体管(InP DHBT)具有高截止频率、高击穿电压(相对Si及SiGe而言)及高器件一致性等优点,适合于超高速、大动态范围数模混合电路的研制,例如美国Keysight公司采样率高达160 GSa/s的数字示波器即采用InP DHBT超高速数模混合电路进行数据的采集与转换。     

26GS/s单bit量化降速芯片

基于1μm GaAs HBT工艺设计并实现了一种26GS/s单bit量化降速芯片。芯片采用树形级联架构,集成前端宽带比较器,综合优化各级降速单元拓扑,在功耗、速度各方面达到最优化。测试结果表明,芯片在26GS/s转换速率下,其SFDR大于8dBc,数据带宽达13GHz,显示出其在电子对抗及高速数据处理方面的潜力。     

GaAs/AlN异构集成太赫兹倍频器芯片

针对太赫兹GaAs肖特基二极管倍频器芯片散热能力差导致输出功率低的问题,开展了GaAs/AlN异构集成太赫兹倍频器芯片研究。通过稳态热仿真发现,将肖特基二极管芯片衬底由GaAs替换为热导率更高的AlN可以降低结温。对芯片衬底替换工艺开展了研究,获得了GaAs/AlN异构集成太赫兹二极管。分别对基于GaAs衬底二极管和基于GaAs/AlN异构集成二极管的162 GHz倍频器开展功率性能测试对比。测试结果表明:装配GaAs衬底二极管的倍频器输入功率为200 mW时,输出功率最高为43.6 mW;而装配GaAs/AlN异构集成二极管的倍频器输入功率提高到316 mW,输出功率为72.4 mW。肖特基二极管由GaAs衬底替换为AlN衬底后耐受功率(输入功率)提高了约58%,倍频效率由21.8%提升至22.9%,输出功率也相应提升,验证了相比GaAs衬底肖特基二极管,GaAs/AlN异构集成太赫兹二极管的散热性能及耐受功率具有明显的优越性。     

用于单片集成光接收机前端的GaAs基InP/InGaAs HBT

实现了一种可用于单片集成光接收机前端的GaAs基InP/InGaAs HBT。借助超薄低温InP缓冲层在GaAs衬底上生长出了高质量的InP外延层。在此基础上,只利用超薄低温InP缓冲层技术就在半绝缘GaAs衬底上成功制备出了InP/InGaAsHBT,器件的电流截止频率达到4.4GHz,开启电压0.4V,反向击穿电压大于4V,直流放大倍数约为20。该HBT器件和GaAs基长波长、可调谐InP光探测器单片集成为实现适用于WDM光纤通信系统的高性能、集成化光接收机前端提供了一种新的解决方法。     

16 GHz CMOS 4:1分频器

采用TSMC 1.18 μm标准CMOS工艺实现了一种4:1分频器.测试结果表明,电源电压1.8 V,核心功耗18 mW.该分频器最高工作频率达到16 GHz.当单端输入信号为-10 dBm时,具有5.8 GHz的工作范围.该分频器可以应用于超高速光纤通信以及其它高速数据传输系统.     

基于InP/InGaAs HBT技术的单片集成长波长光接收OEIC

采用InP/InGaAs HBT与PIN光探测器单片集成方案,对光接收光电集成电路(OEIC)的外延材料结构和生长、电路设计、制作工艺和性能测试进行了研究.基于自对准InP/InGaAs HBT工艺,实现了1.55μm波长单片集成光接收OEIC.发射极尺寸2μm×8μm的InP/InGaAs HBT直流增益为40,截止频率和最高振荡频率分别为45和54GHz;集成InGaAs PIN光探测器在-5V下响应度为0.45A/W@1.55/μm,暗电流小于10nA,-3dB带宽达到10.6GHz;研制的HBT/PIN单片集成光接收OEIC在2.5和3.0Gb/s速率非归零223-1伪随机码传输工作时可以观察到张开的眼图,灵敏度≤-15.2dBm@BER=10-9.     

基于InP/InGaAs HBT技术的单片集成长波长光接收OEIC

采用InP/InGaAs HBT与PIN光探测器单片集成方案,对光接收光电集成电路(OEIC)的外延材料结构和生长、电路设计、制作工艺和性能测试进行了研究.基于自对准InP/InGaAs HBT工艺,实现了1.55μm波长单片集成光接收OEIC.发射极尺寸2μm×8μm的InP/InGaAs HBT直流增益为40,截止频率和最高振荡频率分别为45和54GHz;集成InGaAs PIN光探测器在-5V下响应度为0.45A/W@1.55/μm,暗电流小于10nA,-3dB带宽达到10.6GHz;研制的HBT/PIN单片集成光接收OEIC在2.5和3.0Gb/s速率非归零223-1伪随机码传输工作时可以观察到张开的眼图,灵敏度≤-15.2dBm@BER=10-9.     

基于Si/Si1-xGex/Si HBT的微波功率器件Ge组分的数值拟合计算

采用异质结双台面双极型结构设计微波功率器件,选择Si作发射区和集电区,Si1-xGex合金作基区的n—p—n型HBT,利用数学方法,通过实验数据,采用MATLAB得到了一个比线性化更精确的禁带宽度Eg在300K时关于Ge组分变化的方程。并用数值方法计算出集电区电流密度Jc随VBE变化的直流方程,与实验结果相符。并得到一个最佳的Ge组分值。对器件的仿真设计具有实际指导意义。     

高频大功率Si_(1-x)Ge_x/Si HBT研究进展

回顾了Si_(1-x)Ge_x/Si HBT在几十年中的重要进展以及目前的研究现状。通过不同材料器件的对比表明,Si1-xGex/SiHBT在高频功率应用方面存在着巨大的优势,并将在未来无线通信和射频设计中占据重要地位。通过对研制成功的高频大功率Si1-xGex/SiHBT性能参数和结构的分析,深刻探讨了目前限制高频大功率Si1-xGex/SiHBT发展的问题,提出了解决办法和对进一步研究的想法。     

用于无线PA的高频大功率Si1-xGex/Si HBT的设计和制作

采用简单的双台面工艺制作了完全平面结构的2个单元4个发射极指的SiGe HBT.在没有扣除测试结构的影响下,当直流偏置IC=10mA,VCE=2.5V时,FT和fmax分别为1.8和10.1GHz.增益β为144.25,BVCBO为9V.     

基于InP HBT工艺的12位8GSps超高速数模转换器设计

设计了一种基于0.7μm的In P HBT工艺设计的12位8GSps的电流舵型数模转换器(DAC)。采用双采样技术,将输出采样率提高为时钟频率的两倍。并且将双采样开关与电流开关分离以减小码间串扰。借鉴常开电流源法改进了电流源开关结构。新的结构增大了输出阻抗和稳定性,抑制了谐波失真,提高了芯片动态性能。通过仿真结果得到,这款芯片功耗2.45 W,实现了0.4 LSB的微分非线性误差(DNL)和0.35 LSB的积分非线性误差(INL)。低频下无杂散动态范围(SFDR)为71.53 d Bc,信号频率接近奈奎斯特频率时最差的SFDR为50.54 d Bc。在整个第一奈奎斯特域内,SFDR都大于50 d Bc,满足高端测试仪器的应用要求。     

Over 40 Gbit/s 16:1 multiplexer IC using InP/InGaAs HBT technology

A low-power 16:1 multiplexer (MUX) IC using undoped-emitter InP/InGaAs heterojunction bipolar transistors (HBTs) has been successfully designed and fabricated. To minimise power consumption, the collector current density of each HBT was optimised taking into account the required operating speed and the number of fan-outs. Up to 47 Gbit/s error-free operation was confirmed with low power consumption of about 3.2 W. These results demonstrate that InP/InGaAs HBT technology is attractive for fabricating over 40 Gbit/s, low-power medium-scale-integration (MSI) circuits.     

InP DHBT-Based Monolithically Integrated CDR/DEMUX IC Operating at 80 Gbit/s

In this paper, a monolithically integrated clock and data recovery (CDR) circuit with 1:2 demultiplexer (DEMUX), which is intended for use in 80 Gbit/s optical fiber links, is presented. The integrated circuit (IC) is manufactured using an in-house InP double heterostructure bipolar transistor (DHBT) technology, exhibiting cut-off frequency values of more than 220 GHz for both$f_T$and$f_max $. The CDR circuit in the topology of a phase-locked loop (PLL) is mainly composed of a half-rate linear phase detector including a 1:2 demultiplexer (DEMUX), a loop filter, and a voltage-controlled oscillator (VCO). Hence, the corresponding architecture of each of these components as well as the applied circuit design technique are extensively addressed. Concerning the performance achieved by the CDR/DEMUX IC, the recovered and demultiplexed 40 Gbit/s data from an 80 Gbit/s input signal feature clear eye opening with a signal swing as high as 600$hboxmV_ pp$. The extracted 40 GHz clock signal shows a phase noise as low as$- hbox98~dBc/hboxHz$at 100 kHz offset frequency. The corresponding rms jitter amounts to 0.37 ps while the peak-to-peak jitter is as low as 1.66 ps. At a single supply voltage of$-hbox4.8~V$, the power consumption of the full CDR/DEMUX IC amounts to 1.65 W. To the authors' best knowledge, this work demonstrates the first CDR circuit at the achieved data rate, regardless of all the competing semiconductor technologies.     

高速InP/InGaAs HBT

<正> 最近TI公司报道了一种甚高性能的InP/InGaAs HBT,其f_(max)为180GHz,f_T为100GHz,电流密度为1×10~5A/cm~2。有效延迟时间(f_T/8πf_(max)~2)为0.2ps,这是已报道的共发射极InP/InGaAsHBT中的最小值。 这     

基于InP衬底的GaAsSb/InP异质结晶体管

采用金属有机化学气相沉积生长了InP/GaAs0.5Sb0.5/InP 双异质结晶体三极管(DHBT)材料,研究了材料质量对器件性能的影响.制备的器件不但具有非常好的直流特性,而且还表现出良好的微波特性,其结果与能带理论的预言一致,DHBT集电结和发射结的电流理想因子分别为1.00和1.06,击穿电压高达15V,电流放大增益截止频率超过100GHz.     

基于InP衬底的GaAsSb/InP异质结晶体管

采用金属有机化学气相沉积生长了InP/GaAs0.5Sb0.5/InP 双异质结晶体三极管(DHBT)材料,研究了材料质量对器件性能的影响.制备的器件不但具有非常好的直流特性,而且还表现出良好的微波特性,其结果与能带理论的预言一致,DHBT集电结和发射结的电流理想因子分别为1.00和1.06,击穿电压高达15V,电流放大增益截止频率超过100GHz.     

InP/InGaAs异质结双极晶体管研究

阐述了ＩｎＰ／ＩｎＧａＡｓ异质结双极晶体管的最新发展动态,重点讨论了ＨＢＴ的结构与性能以及ＨＢＴＩＣ的高速性能与可靠性问题     

Low-power 1:16 DEMUX and one-chip CDR with 1:4 DEMUX using InP-InGaAs heterojunction bipolar transistors

Using InP-InGaAs heterojunction bipolar transistor (HBT) technology, we have successfully designed and fabricated a low-power 1:16 demultiplexer (DEMUX) integrated circuit (IC) and one-chip clock and data recovery (CDR) with a 1:4 DEMUX IC for 10-Gb/s optical communications systems. The InP-InGaAs HBTs were fabricated by a nonself-aligned process for high uniformity of device characteristics and producibility. The 1:16 DEMUX IC and the one-chip CDR with the 1:4 DEMUX IC consist of approximately 1200 and 460 transistors, respectively. We have confirmed error-free operation at 10 Gb/s for all data outputs of both ICs. The 1:16 DEMUX IC and the one-chip CDR with the 1:4 DEMUX IC consume only 1 W and 950 mW, respectively. These results demonstrate the feasibility of InP-InGaAs HBTs for low power high-integration optical communication ICs.