单片机中断多优先级的软件扩展方法

为了解决MCS-51系列单片机只能由IP寄存器设定两级优先级的问题 ,文中给出了利用软件对中断优先级进行扩展的方法 ,同时给出了高于两个优先级的多优先级软件扩展程序。     

单片机外中断的扩展及其多优先级软件实现方法

针对MCS 51系列单片机只有2个外中断和2个中断优先级的问题,介绍了外中断的3种扩展方法,同时给出了每种扩展下利用软件对中断优先级进行扩展的程序,该方法可用于需要多个外中断、多级中断嵌套的应用系统。     

8031单片机多级中断嵌套实现

８３３１单片机本身不直接提供多级（三级以上）的中断嵌套服务，本文叙述了一种仅利用软件实现８０３１单片机多级中断嵌套方法。     

用单片机实现编码器功能

文章通过分析编码器ＶＤ５０２６的工作过程，说明了用程序模拟编码器的方法。并介绍了应用该技术设计的红外遥控键盘。     

单片机外部中断的教学和自学方法研究与设计

外部中断是单片机接收外部器件的信号而不占用CPU常规时间的实用技术,是单片机技术的一个难点。基于我院单片机实验室的基本实验条件,经过近四个学期的研究和教学实践验证,设计了适用于高职高专相关专业教学和自学单片机外部中断的一种方法,实验表明该方法可以实现良好的教学效果。     

用HSI对80C196单片机外中断源的扩展设计

文章＂绍了一种利用ＨＳＴ阻扩展８０Ｃ１９６单片机外部中断源的新方法，明确地叙述了利用该法实现３２个外部中断源的中断系统的设计思想，并相应地给出了实际应用电路框图和完整的ＲＳＩ中断服务程序。     

单片机实时多中断扩展电路的设计与实现

介绍了一种实用的单片机实时多中断扩展电路的构成，它可管理８个中断源，８个中断优先级，并具有实时中断脉冲信号锁存功能，将其动用于微机皮带秤，取得了良好的效果。     

单片机外中断使用方面的问题及其解决方法

通过分析 51单片机外中断 I/O入口的内部结构 ,解释了外中断不能被正常响应的原因 ,并提出了解决该问题的方法。     

改善单片机外部中断管理能力的一种实用方法

文章提出了利用８２５９可编程芯片扩展单片机外中断管理能力的一种可行方法，并针对这一方法进行了理论及实际应用讨论。     

一种高速低功耗优先级编码器结构

优先级编码器是数字系统中一种重要的基本电路.它可以对多个输入请求进行仲裁,挑选出其中最高优先级的请求编码输出,指示最高优先级请求的位置.在传统的优先级编码器结构里,对每个输出都采用单独的放电路径,管子多功耗大.由此提出了采用共享放电路径的优先级编码器结构,减少管子的数目,降低功耗.仿真结果显示,平均延时下降了17%,平均功耗下降了5.4%.     

视频编码服务器的热设计

主要阐述了视频编码服务器热设计的原则和实际工作方法,在满足系统性能稳定可靠的前提下,提出含有小型微处理器CPU的嵌入式系统的热设计方案优化目标方向。从热设计基本原理出发,对视频服务器进行了科学的、经济的、实用的热设计。即借助热分析软件,达到了产品设计的高效率。并对微处理器CPU与散热器、印制电子线路板与微处理器CPU的安装工艺方面作了简要的阐述。结果证明:这些措施明显地解决了当今流行的嵌入式系统工作环境受限于应用环境的矛盾,使视频编码服务器的应用范围场合得以进一步延伸和扩展。本身的系统运行也更加稳定可靠。     

BCD优先编码器的低功耗设计

以BCD优先编码为例，说明了基于冗余和抑制技术的门级电路低功耗设计方法。重构的BCD优先编码器电路具有电路结构简单，逻辑功能正确，功耗降低显著的特点。     

航天编码器调试系统显示功能设计

为实现航天编码器的高可靠性与稳定性,设计了一种针对航天编码器的调试系统显示模块。系统以单片机80C32E为核心处理器,实现编码器信号采集、处理、通讯和显示。在显示模块中,一是通过LED灯排显示二进制形式的角度信息,二是通过LCD液晶屏显示度分秒形式的角度信息。当调试编码器时,LED灯排显示适于专业人员监测编码器数据信息是否进位正常和读取角度信息;LCD液晶屏适于非专业人员查看编码器角度等信息。系统体积小,可视性好,方便编码器的调试。实验结果表明,该调试系统可同时显示两种方式角度信息,实时性好,数据读取方便,并且系统显示功能还可进一步扩展。     

Turbo码的编译码器及性能分析

介绍Turbo码的编译码器和迭代译码器的结构 ,并分析Turbo的性能     

基于VHDL语言的编码器设计

文章介绍了用VHDL语言实现编码器的设计方案,在介绍编码器原理的基础上,给出了基于VHDL语言实现的源程序,并用Max+plusII工具软件完成编译及仿真验证,为电子工程技术人员在数字系统的开发中提供了一些参考。     

JPEG2000中高速Tier1编码器的VLSI设计

提出并实现了一种用于JPEG2000编码芯片中高速Tier1编码器的并行流水结构。该编码器采用了双位平面并行编码、通道扫描的流水控制、状态变量实时产生电路以及列内并行上下文生成等技术,实现了一种0状态存储器的多并行流水位平面编码器;并行同步流水的多记号输入算术编码器以及不定算术编码周期下的多输入同步读取电路,使算术编码速度平均为1.3上下文编码记号对/时钟;对算术编码产生的压缩码流存储呈高效的宏流水线结构。该编码器在100MHz工作时钟下,最高编码速度为85M小波系数/s。用SMIC0.25μm工艺库综合时,门电路为6.3万门,片上存储器为26kb(码块大小32×32),关键路径为5.2ns。     

LDPC码编码器实现方法

LDPC码是一种系统复杂度低的线性纠错码,其实用化受到了业界的广泛关注。文章概述了LDPC码的基本编码原理,从硬件实现角度概括了LDPC码编码器五种硬件实现方法并对其进行分析,最后指出LDPC码编码器的硬件实现及其发展趋势。     

基于VSI的电力扰动发生装置的开发

电能质量问题包含频率偏差、电压偏差、谐波、电压波动与闪变以及电压暂降与暂升等几个方面。如果在教学实践环节中,让学生自己通过实验来产生和观察这些现象,显然有助于加深学生对电能质量知识的理解和掌握。这就需要有能产生这些现象的电能质量扰动发生装置。由于目前市场中的电能质量扰动发生装置不仅售价高且不能完全满足教学要求,因此开发了一套发生装置。该装置基于电压型逆变器VSI的拓扑结构与工作原理,不仅可以实现上述电能质量现象,还可以驱动一定功率的设备,从而对于电能质量问题引起的危害也可以有实际的认识。