共查询到20条相似文献,搜索用时 109 毫秒
1.
PLC控制系统抗电磁干扰设计 总被引:1,自引:0,他引:1
结合PLC控制系统的设计过程与应用效果,提出了PLC控制系统电磁干扰存在的问题,并结合工程实践,阐述了解决抗电磁干扰的技术,具体从电源、接地系统、屏蔽设计、隔离设计等方面论述了设计原理与方法,提高了控制系统的可靠性. 相似文献
2.
阐述了PLC应用系统存在的主要电磁干扰,针对电磁干扰的不同途径,论及了电源抗干扰设计措施和输入输出电路抗干扰设计措施,分析了合理布线抑制辐射型干扰以及完善接地系统抑制接地干扰的具体措施. 相似文献
3.
阐述了PLC应用系统存在的主要电磁干扰,针对电磁干扰的不同途径,论及了电源抗干扰设计措施和输入输出电路抗干扰设计措施,分析了合理布线抑制辐射型干扰以及完善接地系统抑制接地干扰的具体措施。 相似文献
4.
针对嵌入式工业过程产品面临的复杂电磁环境,通过分析研究电磁干扰源的信号特征,探讨了抗电磁干扰的应对措施,提出了嵌入式系统产品设计时应采取的层次化的防护体系结构;在抗电磁干扰体系中,CPU及周边电路为核心,所有外部端口信号都要隔离后接入,需采取吸收、泄放、过滤等措施预先进行干扰信号衰减,防止其损坏元件,突破防护体系;结合所提出抗干扰体系结构,通过具体案例详细说明了其实现的方法;经型式试验结果和现场应用表明,所提出抗电磁干扰体系的效果良好。 相似文献
5.
工业控制系统抗电磁干扰技术研究 总被引:4,自引:0,他引:4
在工业控制系统中,强电与弱电交叉耦合应用环境,干扰错综复杂,严重影响系统稳定性和可靠性。本文介绍电磁兼容性,电源系统干扰以及抑制,总体结构的抗干扰,还介绍几种有效的符合国际标准干扰模拟器,这些模拟器对研究系统抗干扰能力和发现原始设计缺欠十分有效。 相似文献
6.
7.
高速旋转状态下电池性能的红外遥测系统 总被引:1,自引:0,他引:1
介绍了一种红外遥测系统,该系统可以对高速旋转状态下的供电电压和噪声值进行精确测量和记录。它为高速旋转机上激活的热电池、化学电池的测试提供了一种抗干扰能力强、测量精度高的技术手段。 相似文献
8.
9.
DF100 kW PSM短波发射机是我国短波广播事业中的重要机型,其工作载波频率在3.2~26.1 MHz。由于其在高频频率的范围内工作,且机箱中有各种变压器、电源和电路板,所以,在发射机工作的过程中会产生许多高频率的电磁辐射。主要分析了发射机在抗电磁干扰方面所采取的措施,并且将这些措施应用在其他高频设备中也具有一定的借鉴意义。 相似文献
10.
本文从电磁干扰、信号线路的传输干扰、电源干扰、接地干扰等方面进行了讨论,提出如何解决系统干扰的措施,从而确保控制系统的可靠性及精度要求。 相似文献
11.
12.
在横电磁波室(GTEMCell)内测量辐射干扰,IEC标准61000-4-20中要求EUT(待测设备)翻转到不同的方位。结合GTEMCell内测试转台的结构,本文采用单片机AT89C51设计转台的自动控制系统,使EUT能借助该转台,自动翻转到IEC61000-4-20中规定的测试位置。 相似文献
13.
介绍了嵌入式系统控制设计思想的优势,根据嵌入式系统控制设计的特点和技术要求,阐明材料试验机的特点,并以电子蠕变及持久强度试验机为例说明了嵌入式控制系统设计思想的多方面的优势和发展前景。 相似文献
14.
15.
曹跃胜 《计算机工程与科学》1998,20(4):70-75
高速PCB已成为数字系统设计中的主流设计。本文概述了PCB设计的发展趋势及设计流程,详细分析了影响高速信号传输的关键因素,具体介绍了规则驱动的PCB设计方法和高速PCB设计分析技术,介绍了现代EDA技术的概况。 相似文献
16.
17.
基于现有的Linux普通方式传输的串口驱动,提出了通过利用DMA的高速串口驱动,根据传输时的实时数据量,利用DMA方式和普通方式相结合的方式进行数据传输,大大提高了传输速率,同时降低了系统的开销,减少了CPU的使用。在双核移动终端中进行验证,两芯片通过串口进行芯片间通信,实验结果证明了设计的高速串口驱动具有较好的可靠性和可行性。 相似文献
18.
基于Altera公司的EP2SGX90FF1508C3N和NEC公司的UPD44165364AF5,提出了一种高速缓存方案。本设计采用可编程逻辑器件,灵活性高,可靠性强,可以根据用户的需要进行方便的扩展和升级。深入研究了QDRII SRAM的工作原理和时序原理,提出了比较可靠的读写状态机实现方案。硬件设计经过实际测试,达到了预期的指标,实现了43.2Gb/s的数据吞吐速率,并且成功用于某产品中。 相似文献
19.
20.
利用在系统可编程逻辑器件ispLSI6192芯片构造 4个双向并独立的 12 8× 9位FIFO高速数据存储栈区 (FIFO) ,并利用芯片内部快速进位逻辑建立快速地址寄存器和地址自动加 1计数器 ,同时利用该芯片的门阵列建立FIFO控制逻辑 ,控制逻辑分别对 4个FIFO栈区进行读写管理控制 ;即将系统的高速数据栈区及其控制逻辑功能做在同一个芯片上 ,从而提高计算机数据管理通信的速度、效率 ,以及提高系统的集成度和降低系统的故障率 相似文献