基于FPGA的FFT算法研究

本文针对目前数字信号处理中广泛采用的快速傅里叶变换FFT(Fast Fourier Transform)算法采用软件编程来实现的应用现状,在对FFT算法进行分析的基础上,研究基于FPGA(Field Programmable Gate Array)芯片的FFT算法,把FFT算法对实时性的要求和FPGA芯片设计的灵活性结合起来,采用Altera公司的Cyclone Ⅱ系列FPGA芯片中的FFT megacore IP核来定制FFT功能,最后分别使用Quartus Ⅱ和matlab软件开发工具验证实现.     

基于 Nios II 的高性能电网谐波表的研制

电力系统的谐波是影响电能质量的重要因素,谐波对电力系统和用电设备产生了严重危害和影响.文中针对现有电网谐波表对谐波检测实时性不高和精度低的问题,提出一种基于 Nios II 软核和 FFT IP 核为核心的电网谐波表的设计方法.设计中 FFT IP 核、键盘、显示等模块通过用户自定义外设组件的形式添加到 SOPC Builder 中,同时通过 Avalon-ST总线有效地把 FFT IP 核与 Nios II 软核处理器有机地结合起来,实现控制灵活、高速实时的电网谐波表.该设计已在 Altera芯片 EP2C35F672C6上进行实现,能够满足100MHz 的系统时钟,提高了实时性.     

基于 NiosII 的音频信号分析仪设计

文中研究了一种基于傅立叶变换和 Nios 软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪.该仪器通过 Avalon-ST 总线有效的把 FFT IP 核与 Nios 软核处理器有机的结合起来,在 FPGA 芯片上配置 NiosII 软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势.设计中,在 Altera EP2C35系列 FPGA 芯片中嵌入 NiosII 软核处理器,使之集成在一片 FPGA 上,开发效率高、灵活性强,能较好地满足的市场需求     

可进化芯片的FPGA接口设计与实现

针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。     

基于NiosⅡ的音频信号分析仪设计

文中研究了一种基于傅立叶变换和Nios软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪。该仪器通过Avalon—ST总线有效的把FFT IP核与Nios软核处理器有机的结合起来,在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势。设计中,在AlteraEP2C35系列FPGA芯片中嵌入NiosⅡ软核处理器,使之集成在一片FPGA上,开发效率高、灵活性强,能较好地满足的市场需求。     

寻迹机器人控制器及IP核的研究

本文是一种基于IP核的寻迹机器人控制器,详细介绍了寻迹机器人控制器的结构以及IP核模块,该控制器采用有限状态机描述和硬件描述语言进行设计和实现,具有较强地自动纠偏、寻线准确、高可靠性和IP复用等特点。并且经过FPGA的硬件验证了IP核的正确性。     

FPGA的高速多通道数据采集控制器IP核设计

介绍基于FPGA嵌入式系统的多通道高速数据采集模块控制器的IP核设计。采用TI公司的6通道同步采集A／D转换器件（ADS8364）,针对该器件使用硬件描述语言设计IP核,实现对采集数据的处理,同时设计了IP核与嵌入式系统的接口。在Xilinx公司的ISE开发工具中,利用FPGA器件中的硬FIFO控制器辅助设计IP核,利用嵌入式开发工具EDK建立FPGA嵌入式系统,并添加和修改了用户自定义IP核,通过仿真验证了该方法的实效性。     

无MCU的USB2.0设备控制器IP设计与验证

实现了一种无需MCU的USB2.0设备控制器IP核.使用硬件电路代替传统单片机实现的MCU和固件功能,支持高速(480 Mb/s)和全速(12 Mb/s)传输.所设计的IP核在FPGA上经过了验证,结果表明它可以作为独立的模块用于SoC系统中.     

基于FPGA的IFFT处理器设计

通过分析FFT的Cooley-Tukey算法,导出相应的IFFT算法。采用Altera公司的Cyclone Ⅱ系列FPGA芯片中的FFT megacore IP核定制FFT功能,分别使用Quartus Ⅱ和VHDL开发工具验证实现。     

一种可进化IP核的设计和实现

提出一种可进化IP核的设计和实现方法。这种IP核采用进化硬件的设计思想,将遗传算法运用于硬件电路的设计中,使电路能根据当前的环境自动进行内部电路的进化,从而生成最有效的电路,并能在普通的FPGA器件上实现。可进化IP核以HDL源代码的形式表示,与普通IP核的复用方式相同,可被综合到不同的目标可重构器件中去,大大减少了复杂系统的设计时间,提高了设计的利用率,是可进化硬件一个颇具潜力的发展方向。     

基于DSP的实数FFT算法研究与实现

介绍了一种实数快速傅里叶变换(FFT)的设计原理及实现方法,利用输入序列的对称性,将2N点的实数FFT计算转化为N点复数FFT计算,然后将FFT的N点复数输出序列进行适当的运算组合,获得原实数输入的2N点FFT复数输出序列,使FFT的运算量减少了近一半,很大程度上减少了系统的运算时间,解决了信号处理系统要求实时处理与傅里叶变换运算量大之间的矛盾．同时,给出了在TMS320VC5402 DSP上实现实数FFT的软件设计,并比较了执行16,32,64,128,256,512,1024点实数FFT程序代码与相同点数复数FFT的程序代码运行时间．经过实验验证,各项指标均达到了设计要求．     

基于新型FPGA的FFT设计与实现

在基于FPGA的FFT设计中,为了提高速度,本文提出了用移位寄存器存储旋转因子的方法,并且在Altera公司的Stratix系列的FPGA上做了验证。实验结果表明,该方法和普遍采用ROM做旋转因子存储器的方法相比,大幅提高了FFF的处理速度,能够更好地满足了FFT实时处理的要求。     

基于网格的并行FFT计算研究

快速傅里叶变换（FFT）在科学和工程领域有着广泛的应用。在网格环境下进行并行FFT计算可以提高运算速度,促进FFT的应用。在介绍了网格计算发展状况的基础上,详细阐述了基于网格的分布式并行计算。实验以FFT算法为背景,在Globus Toolkit 4平台下实现了并行FFT计算,并对实验数据作了分析,说明了基于网格的并行FFT计算的可行性。最后指出网格资源调度对并行计算的重要性。     

一种基于FPGA实现的FFT结构

本文讨论了一种可在FPGA上实现的FFT结构。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法,简化了部分积符号扩展,使用Wallace树结构和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。使用VHDL语言完成设计,并综合到FPGA中。从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行。在此基础上易于扩展为大点数FFT运算结构。     

Hybrid method of FG‐FFT and PO for radiation calculation from antennas around an electrically large conducting platform

An efficient hybrid scheme combining fitting Green's function (FG) fast Fourier transform (FFT) and physical optics (PO) is presented to investigate radiation from antennas around an electrically large conducting platform. The whole region is divided into full wave region and PO one. Similar to hybrid method of integral equation FFT (IE‐FFT) and PO, this hybrid method features acceleration by FFT, fewer unknowns, less computing time than traditional IE‐FFT. Differently, realization of FG‐FFT is established by fitting the Green's function onto the nodes of a uniform Cartesian grid, not by Lagrange interpolation. Several examples are given to prove the hybrid method of FG‐FFT and PO in this letter featuring higher accuracy and being not sensitive to both grid spacing and the expansion order compared to hybrid method of IE‐FFT and PO.     

基于混合卷积窗和双窗法的FFT算法研究

FFT算法是信号处理中一个不可或缺的部分,也是其中需要改进的部分.设计一个精度优良的FFT算法有助于推进频谱分析的实用化进程.针对FFT改进算法的实现需求,文章采用了C语言结构设计了一个任意点数的FFT算法,分析了混合卷积窗的频谱特性,并总结了任意窗函数的幅值恢复方法.最终通过构建混合卷积窗和双窗法结合的处理方法有效提...     

实序列FFT算法的存储单元图解析方法

为了正确有效地开发实序列FFT的汇编语言程序,提出了以存储单元图的方式解析实序列FFT算法的方法。首先推导了由复序列FFT的实虚部计算实序列FFT的实虚部的公式,指出了计算复序列FFT所包括的级别、蝶组、蝶形三层循环,所涉及的正弦量的计算与存储方式,以及复序列FFT转化为实序列FFT的步骤等。在此基础上利用存储单元图在TMS320C54X汇编语言环境下详细解析了实序列FFT的实虚部计算公式。设计了复序列FFT的实虚部计算的第一级、第二级、第三级到最后级的存储单元图,由复序列FFT的实虚部计算其共轭对称与反对称部分的实虚部的存储单元图,以及由此计算实序列FFT的存储单元图。CCS3.3环境下的仿真结果验证了该解析方法的正确性。     

频域抽取多维向量基快速傅里叶变换

给出了频域抽取(DIF)多维向量基快速傅里叶变换(FFT)算法。对多维频域信号的每一维,采用向量基2频域抽取法,导出了快速算法蝶形运算的一般形式。该FFT算法适合于维数为任意整数的情况,当维数为1时,算法退化为著名的频域抽取向量基2 FFT算法。为了便于编程实现,以频域抽取3维向量基FFT算法为例,给出了快速算法实现流程,该流程易于向任意整数维推广。计算量比较结果显示,频域抽取多维向量基FFT算法比多维分离式FFT算法计算量低。     

Efficient implementation of parallel three-dimensional FFT on clusters of PCs

In this paper, we propose a high-performance parallel three-dimensional fast Fourier transform (FFT) algorithm on clusters of PCs. The three-dimensional FFT algorithm can be altered into a block three-dimensional FFT algorithm to reduce the number of cache misses. We show that the block three-dimensional FFT algorithm improves performance by utilizing the cache memory effectively. We use the block three-dimensional FFT algorithm to implement the parallel three-dimensional FFT algorithm. We succeeded in obtaining performance of over 1.3 GFLOPS on an 8-node dual Pentium III 1 GHz PC SMP cluster.     

基于FFT的均匀信道化滤波

针对基于快速傅里叶变换(FFT)的信道化滤波质量差的问题对FFT的滤波原理公式进行了推导,详细讨论了如何应用频域抽取和补零的方法解除FFT点数与低通原型滤波器长度之间的固定关系,从而能够设计出高性能的低通原型滤波器以进一步提高FFT的滤渡质量,最后通过仿真验证了方法的有效性.