用大规模锁相环集成电路MC145146实现小数分频

介绍了一种利用大规模锁相环集成电路MC145146实现小数分频的原理,并用MC12013作前置分频器进行了实验,证明了其正确性。     

小数分频--一种降低手机功耗的新措施

本文首先分析了影响手机功耗的主要因素和频率合成器对功耗的影响， 指出， 频率合成器的换频速度越快， 则ＲＦ块的功耗越低。然后， 介绍了小数分频频率合成器的工作原理及其降低功耗的方法。最后介绍了一种实用的小数分频频率合成器的特点、电路构成和应用实例。     

小数_N分频锁相频率合成器技术

本文介绍加快锁相环转换时间一种方法－小数－Ｎ颁频锁相环频率合成器技术,并利用ＦＨＩＬＩＰＳ公司ＳＡ７０２５器件进一步说明小数－Ｎ分频工作原理。     

一种低杂散的小数分频锁相环

基于0.18μm CMOS工艺,设计了一种锁定频率范围在1.8～2.4 GHz的电荷泵锁相环.采用高性能的鉴频鉴相器、电荷泵以及三阶Σ-△调制器,减小了输出时钟的参考杂散.在Σ-△调制器中引入线性反馈移位寄存器(LFSR),生成伪随机序列,进一步降低了小数杂散.仿真结果表明,在0.3～1.5 V输出电压范围内,锁相环的...     

∑-△调制技术在小数分频锁相环中的应用

从小数分频频率合成器中小数杂散的产生入手,分析了高阶数字∑-△调制对量化噪声的高通整型特性,从而有效地解决了小数分频锁相环的杂散问题。最后用硬件电路实现了基于∑-△调制的小数分频频率合成器,频率范围为2400-2510MHz,频率步进125kHz,在偏离主频1kHz时相位噪声优于-99dBc／Hz,换频时间小于100μs。证明了该频率合成器是一种简单实用、高性价比的频率合成器。     

一种快速换频的小数分频频率合成器

本文提出一种新的快速换频的小数分频频率合成器,它通过引入一种新的脉冲频率鉴频器和采用小数分频技术,使得这种频率合成器具有换频速度決,不需附加补偿电路等优点。文章给出了这种合成器的框图,分析了它的性能,并列出了部分实验结果。     

一种快速换频的小数分频频率合成器

本文提出一种新的频率合成器,它通过引入一种新的脉冲频率鉴频器和采用小数分频技术,使得其具有换频速度快,并不需要附加小数分频补偿电路等优点.文章给出了这种合成器的原理框图,分析了它的性能,并列出部分实验结果.     

S/U双波段小数分频锁相环型频率合成器设计

提出了一种覆盖S/U双波段的小数分频锁相环型频率合成器.该频率合成器采用一种新型多模分频器,与传统的小数分频频率合成器相比具有稳定速度快、工作频率高和频率分辨率高的优点.该锁相环采用了带有开关电容阵列(SCA)的LC-VCO实现了宽频范围,使用3阶MASH△-∑调制技术进行噪声整形,降低了带内噪声.设计基于TSMC 0.25 μm 2.5 V 1P5M CMOS工艺实现.测试结果表明,频率合成器频率范围达到2.450～3.250 GHz;波段内偏离中心频率10 kHz处的相位噪声低于-92.5 dBc/Hz,1 MHz处的相位噪声达到-120 dBc/Hz;最小频率分辨率为13 Hz;在2.5 V工作电压下,功耗为36 mW.     

小数分频频率合成原理

本文详细地阐述了小数分频频率合成器的原理,并扼要地分析了小数分频对环路性能的改善.小数分频频率合成器具有频率间隔精细、换频快捷、频谱纯净及体积小巧等优点,可广泛应用于通信和电子仪器中.     

小数分频技术在通信领域中的应用

介绍了锁相环中两种小数分频技术方案。这些技术可以用在多种频段空间内的合成器中，并可使相位噪声降低。     

高频谱纯度的小数分频频率合成器

小数分频频率合成器输出频率分辨率高,换频速度快。但合成信号频谱中存在着固有而严重的相位杂散,即小数杂散。本文分析了小数杂散产生的机理,推导了小数杂散的数学表达式,并首次给出了三位小数时实测的小数杂散大小。文中还给出了一种高频谱纯度的小数分频频率合成器系统框图及性能指标。数据表明,本文所用的相位补偿法在合成器整个输出范围内,对小数杂散有45dB以上的抑制。     

一种级联型小数分频调制电路的设计实现

本文设计并实现了一个三阶的级联型调制电路用于实现5.8GHz小数分频锁相环。调制电路通过字长15bit的累加器作为基本单元,利用三级累加器的溢出值组成锁相环分频器的控制字序列。仿真结果表明,调制电路能够按照设计要求输出正确的分频序列,在分频比区间[0.1,0.95]内平均误差仅为0.4%。0.18μm CMOS工艺下,基于该调制电路实现的5.8GHz锁相环芯片能够准确锁定目标频点,相噪声性能为-109dBc/Hz。     

基于锁相环多相位时钟实现小数分频的方法

介绍了一种基于锁相环的多相位时钟实现小数分频方法,利用一个可配置计数步长的相位选择计数器进行循环计数,计数器的值用来控制相位选择器的选择信号。相位选择器的输入为锁相环输出时钟的多个相位版本,相位选择器的输出既作为相位选择计数器的计数时钟,又作为整数分频器的输入时钟。计数器不断地在循环累加,相位选择器的输出时钟相位随之发生变化。整数分频器的输入时钟被不断地插入了一个相位差,其输出实现了分辨率为0.125的小数分频。最后对电路进行了仿真验证。     

155～332.5MHz数字锁相频率合成器

介绍了155～332.5MHz集成数字锁相频率合成器的原理、设计及测试结果,同时也介绍了一种简单的 1/2小数分频的实现。可广泛用于VHF/UHF频段的卫星通信、无线电通信设备及仪器仪表等领域。     

锁相环频率合成器的发展及应用

锁相环频率合成器在现代电子通信系统中有着广泛的应用。本文主要介绍了锁相环频率合成器的发展历程,各阶段的工作原理,并描述了一个锁相环频率合成器的应用实例。     

极小频率分辨率的小数分频4模方案的实现

引言 稳定频率的获得借助于锁相环路。较小频率步进的获得则必须借助小数分频技术。小数分频的实现运用脉冲吞除原理,脉冲吞除的实现运用的是变模程序分频器。即对被分频信号预分频使得在高速分频器中只需采用少量ECL、TTL器件,这里的分频比是可变的,对于双模程序分频器为p/p+1,将分频信号的频率降低p倍。这里p的取值比     

∑-Δ调制技术在小数分频锁相环中的应用

从小数分频频率合成器中小数杂散的产生入手，分析了高阶数字∑-△调制对量化噪声的高通整型特性，从而有效地解决了小数分频锁相环的杂散问题。最后用硬件电路实现了基于∑-△调制的小数分频频率合成器，频率范围为2400～2510MHz，频率步进125kHz，在偏离主频1kHz时相位噪声优于-99dBc／Hz，换频时间小于100Fs。证明了该频率合成器是一种简单实用、高性价比的频率合成器。