电流模式算法型A/D转换器的电路结构研究

提出了一种基于电流模式的算法型A/D转换器电路结构,分析说明了其基本原理和具体实现方法;构造了一个6位50 MSPS算法型A/D转换器,给出了在OrCAD/PSpice 10.5下的仿真结果,得出用电流模式电路设计高速A/D转换器有优势的结论.     

宽电压A/D、D/A转换器用BiCMOS工艺技术研究

研究和开发了一种用于宽电压A/D、D/A转换器的BiCMOS工艺。利用相关晶体管原理和公式,计算出工艺参数,再用TSUPREM4和MEDICI软件,进行工艺和器件仿真,得出精确的工艺参数。流片后对所有器件进行了测试,结果表明,开发的工艺完全符合设计要求。用此工艺制造的A/D、D/A转换器产品,其性能符合设计指标。     

D/A和A/D转换器型谱的品种优化分析

本文从D/A与A/D转换器的基本概念和制造技术着手概述,特别对D/A和A/D转换器的应用之主要选择因素,进行了着重说明。随后,提出了D/A和A/D转换器优化品种的原则意见。     

高精度电流模式D／A转换器自校准电流单元的研究

介绍了自交准电流单元的原理,对其误差进行了分析和推导,并针对VLSI工艺可能产生的失配设计了参考电流源、电流拷贝单元及备用电流拷贝单元,提出了新的克服沟道电荷注入误差的方法,模拟结果证明,电流自校准技术在克服器件失配方面有优势,自校准电流拷贝单元精度 很高,适用于高精度电流模式D／A转换器。     

提高A／D转换分辨率的新方法

文章给出了当Ａ／Ｄ转换器位数为一定时，提高被测输入量的分辨率的一种新方法，给出了相应的硬件电路和软件框图。     

一种基于电流输出DAC的逐次逼近A/D转换器

设计了一种12位逐次逼近A/D转换器.该A/D转换器具有四种信号输入范围,利用电阻网络使不同量程的模拟输入与内部DAC输出范围保持一致,从而使用相同的比较器和基准实现对不同范围输入信号的A/D转换;采用一种新型分段电流源结构,利用电流信号实现内部DAC及逐次比较功能.该电路采用2 μm LC2MOS工艺实现,其积分线性误差(INL)和微分线性误差(DNL)均为±1/2 LSB,最大转换时间为12 μs.     

9位50 MSPS流水线结构A／D转换器研究

提出了一个采用三级流水线技术的9位50 MSPS A/D转换器,具体分析了其内部结构,给出了在OrCAD/PSpice 10.5下的仿真结果和动态测试结果;对设计流水线A/D转换器的关键问题进行了讨论,分析了引入流水线技术的优点和缺点.     

一种高速高分辨率电流舵D/A转换器的设计

基于0.18μm CMOS工艺,设计了一种电源电压为3.3 V/1.8 V(模拟电路部分电源电压为3.3 V,数字电路部分电源电压为1.8 V)、最大刷新率为200 MSPS、分辨率为14位的高速D/A转换器(DAC).该DAC采用传统的5-4-5温度计码与二进制权重码混合编码的分段电流舵结构.对电路中的关键模块,如运算放大器、带隙基准源,进行了优化设计;给出了整体电路的版图设计.仿真结果显示,采样频率为200 MHz时,DAC的SFDR为87 dB左右.     

基于模拟余差的7位200MS/s分级折叠式A/D转换器

提出一种基于模拟余差的分级折叠式A/D转换器,对其原理和电路结构进行了分析,阐述了提高A/D转换器性能的关键问题.测试结果表明,设计的A/D转换器转换速率为200 MS/s;在输入信号为6.0 MHz时,信噪谐波比(SINAD)为45.1 dB,有效位数(ENOB)为7.2位.给出了A/D转换器电路的具体结构,以及测试波形和动态性能参数测试结果.     

高速A/D,D/A转换器在电子战的应用

通过对电子战设备的概略描述，指出了电子战设备的发展与电子元器件的局长紧密相关。先进的元器件河以使电子设备的体积、重量大幅度下降。介绍了高速Ａ／Ｄ、Ｄ／Ａ转换器在电子战中的应用，指出了电子战对数据转换器发展的需求。     

7位80MS/s电流模式折叠分级式模数转换器

提出了一种基于电流模式的折叠分级式A/D转换器(ADC),分析了电路原理和结构,阐述了如何提高ADC的性能。测试表明,电路已达到相关性能指标。转换速率为80MS/s,在3.0MHz输入信号下的信噪失真比(SINAD)为44.4dB,有效位数(ENOB)为7.1位。给出了已实现ADC电路的结构、测试波形和动态性能测试结果。     

基于模拟余量A2理论的2位40 MSPS ADC+和2+4位40 MSPS ADC

实施一种新的解决方案,将能输出模拟余量A2的独特ADC 应用于各类A/D转换器芯片,以构成性能扩展的复合A/D转换器.该ADC 是折叠式2位40 MSPS A/D转换器,应用于分级流水结构的4位40 MSPS A/D转换器,构成了复合2 4位40 MSPS A/D转换器.给出了实际电路的理论分析和实验测试结果,表明了此种解决方案的可行性及优点.     

一种视频8位D/A转换器的新设计

基于0.5μm Double Poly Double Metal CMOS工艺,设计了一种基于5V电压的8位32MHz CMOSD/A转换器,权衡面积和性能的关系,提出了6+2分段式的电流舵结构。该D/A转换器内置改进的高速开关驱动电路和改进的单位电流源电路等,以提高性能。通过多次实验分析,并在Cadence软件上实现了软件仿真,全部功能正常实现,符合设计要求。     

一种用于数模转换器的电流-电压转换电路

介绍了一种用于数模转换器的电流 电压转换电路。在数模转换器的负载电阻片内集成的情况下 ,利用文中提出的电流 电压转换电路 ,数模转换器实现了要求的宽摆幅电平输出 (全“0”输入时 ,输出低电平 - 3V ;全“1”输入时 ,输出高电平 3 5V)。整个数模转换器电路用 1 2 μm双层金属双层多晶硅n阱CMOS工艺实现。其积分非线性误差为 0 4 5个最低有效位 (LSB) ,微分非线性误差为 0 2LSB ,满摆幅输出的建立时间小于 1μs。该数模转换器使用± 5V电源 ,功耗约为 30mW ,电路芯片面积为 0 4 2mm2 。     

一种用于高速高精度A/D转换器的时钟自举电路

设计了一种双电容结构时钟自举电路,分析了电路工作原理,用Cadence Spectre仿真器和0.35μm CMOS PDK进行电路前仿真和后仿真.仿真结果表明,设计的双电容结构时钟自举电路能使采样电路线性度达到110dB以上,该电路已用于16位A/D转换器的设计并流片.经测试,采用该结构的16位A/D转换器的SFDR为96.25dB(FS),信噪比为76.45dB(FS).     

一种用于流水线A/D转换器的低功耗采样/保持电路

文章介绍了一种适用于10位20MS／s流水线A／D转换器的采样／保持（S／H）电路。该电路为开关电容结构，以0．6μm DPDM CMOS工艺实现。采用差分信号输入结构，降低对共模噪声的敏感度，共模反馈电路的设计稳定了共模输出，以达到高精度。该S／H电路采用低功耗运算跨导放大器（OTA），在5V电源电压下，功耗仅为5mW。基于该S／H电路的流水线A／D转换器在20MHz采样率下，信噪比（SNR）为58dB，功耗为49mW。     

一种高速电流型CMOS数模转换器设计

利用 Z参数噪声网络等效电路的分析方法 ,得到了用器件 Z参数表示的微波双极晶体管噪声参数的表达式 ,通过对微波低噪声双极晶体管的高频参数进行测试和分析 ,并把器件的网络参数和物理参数相结合 ,来对器件的最小噪声系数进行计算和分析 .     

一个用于12位40-MS/s低功耗流水线ADC的MDAC电路设计

文中设计了一个用于12位40MHz采样率低功耗流水线ADC的MDAC电路.通过对运放的分时复用,使得一个电路模块实现了两级MDAC功能,达到降低整个ADC功耗的目的.通过对MDAC结构的改进,使得该模块可以达到12bit精度的要求.通过优化辅助运放的带宽,使得高增益运放能够快速稳定.本设计在TSMC0.35μmmixsignal3.3V工艺下实现,在40MHz采样频率下,以奈奎斯特采样频率满幅(Vpp=2V)信号输入,其SINAD为73dB,ENOB为11.90bit,SFDR为89dB.整个电路消耗的动态功耗为9mW.