折叠内插ADC中数字校准电路设计

本文介绍了一种应用于折叠内插ADC中的前台数字预校准技术,该技术可以有效校准折叠内插网络存在各种误差,提高ADC的量化精度。本校准电路通过搜索所有实际过零点与基准点之间的误差,并对误差按照校准步长进行编码,同时引入校准级放大器,将数字码代表的误差转化为相应的模拟电流来校准电路失调。仿真结果表明,该设计电路有效校准了过零点偏差(低于0.5LSB),ADC整体的动态性能SNDR提高了16.28dB,有效位ENOB提高了2.72bit,校准效果显著。     

一种用于时间交织型SAR ADC的电容校正技术

时间交织型SAR ADC对包括电容失配在内的通道间失配较敏感,其中电容失配既包括通道内的失配也包括通道间的失配,是影响时间交织型SAR ADC性能的重要因素。为了提升时间交织型SAR ADC的性能,基于对SAR ADC中DAC电容失配对时间交织型SAR ADC影响的分析,结合单通道低速工作SAR ADC的电容校正方法,提出了一套适用于时间交织型SAR ADC的电容校正方法,实现了超过9 dB的SFDR和超过2.5 dB的SNDR性能提升。     

一种改进的流水线ADC开关电容电路

为降低流水线模数转换器(ADC)中跨导运算放大器(OTA)设计要求,在分析已有开关电容电路(SC)误差消除技术和流水线ADC误差源的基础上,提出一种改进的流水线ADC开关电容电路及与其匹配的OTA设计方案.采用交又差分结构,对虚地电容进行了修正,并将电容失配参数在系统传输函数中消去,使开关电容电路对OTA的增益误差要求降低,并使其瞬态功耗下降.采用CMOS 0.18üm工艺设计了一个分辨率为8位、取样速率200 MHz的ADC作为验证原型,仿真结果表明,该优化结构符合ADC电路高速低功耗要求,可作为信号前端处理模块应用到模数转换电路中.     

基于数字后处理算法的并行交替采样ADC系统

为了在现有的模/数转换(ADC)芯片的技术条件下提高模/数转换系统的性能,在并行交替采样系统失配误差修正算法的基础上,研制了8-bit 4-Gsps并行交替采样ADC系统.该系统中4个1-Gsps ADC通道并行采样同一模拟信号;以锁相环和可调延迟线芯片为核心,组成低jitter,低skew的多相时钟产生电路,为各ADC逼连提供交替采样时钟;在FPGA芯片双倍速I/O和内部集成锁相环的支持下,使用单片FPGA芯片接收ADc系统产生的高速并行数据,并完成数据同步、重排和缓存,通过USB接口读出.基于模拟数字混合滤波嚣组的数字后处理算法修正了各ADC通道间的增益、偏置和采样间隔三种失配误差.测试结果表明,该并行交瞽采样ADC系统在4-Gsps采样率下,对200 MHz与803 MHz正弦波信号分别达到6.89 b与5.81 b的ENOB以及51.81 dB和S1.13 dB的SFDR,接近ADC芯片手册给出的性能.     

高精度噪声系数测量系统整体校准方法研究

利用"源端失配误差修正的冷噪声测量技术"的高精度噪声系数测量系统问世以来,得到了噪声测试工程师的广泛认可,其主要特点是在系统自校准和测量两个环节中,都使用了一个阻抗调配器呈现不同(4~7个)源阻抗状态,从而降低甚至消除测量过程中的源端失配误差,提高了噪声系数测量精度。这种崭新的测量系统给计量工作带来了困扰,主要原因是测量系统组成更加复杂,测量技术考虑失配因素,测量模型技术保密等。论文提出一种全新的整体校准方案,建立了校准模型,通过实际案例分析证实基本解决了该校准难题。     

CMOS图像传感器中分段电容DAC非理想因素研究

CMOS图像传感器信号处理中通常采用分段电容DAC产生斜坡参考电压。研究了分段电容DAC精确的电容失配及寄生与其转换精度的关系式。基于对分段电容DAC工作原理的研究,导出了电容失配及寄生模型;针对其分数桥接电容失配、各二进制电容间的失配及寄生电容问题进行了理论分析;对分段电容DAC进行非理想因素仿真,设计了一个采用分段电容DAC的10位单斜ADC并对其进行测试,仿真和测试结果均验证了理论分析的正确性。上述理论分析结果可作为分段电容DAC的设计指导。     

基于4通道时间交织的FPGA高速采样系统

时间交织采样是提高模数转换器采样率的一种有效途径。为了完成时间交织采样的通道失配误差方法评估,提出并设计了一套基于4通道时间交织的FPGA高速模数转换采样系统。系统由前端模拟电路、采样阵列、多相时钟电路模块、基于FPGA的数据缓冲与修正处理模块构成。系统采样输出数据通过上传到上位机进行显示与性能指标分析。测试结果表明,该TIADC系统通过对失配误差的数字后端补偿后能稳定工作在1 GS/s采样率。其采样有效位与平均信噪比分别达到7.03 bit与44.1 d B,可以应用于采样失配修正方法的验证与评估。     

高速高性能模数转换器的实现

模数转换器的精度一般受制于电路中无源元件的失配。为了提高精度，一是制造精密的无源元件，二是采用先进的电路技术，如自校正技术可以校正逐次近似模数转换器中的失配误差，而参考电压误差补偿和开关电容技术是一种有效的补偿办法，其基本原理是电荷的再分配，而电容失配误差利用开关的转换而储存起来，结果由电容上电荷的再分配而得到补偿。采用误差补偿参考产生电压源电路，对用开关电容滤波实现模数转换技术进行详细的研究。误差补偿模数转换包括误差补参考电压发生器、多路开关转换电路、求和电路、比较器、单片机，脉冲相产生电路、…     

一种基于电流积分法的ADC典型静态参数测试方法研究

高位ADC的测试中,对输入信号的质量要求较高,一般的混合信号测试系统难以达到要求。论文提出了一种基于电流积分法的高位ADC典型静态参数测试方法,充分利用了聚丙烯电容在积分线性度方面的优势,搭建了合理的测试电路,并在ATE上完成了对某款14bit ADC的典型静态参数测试,实验表明,该方法设计简便,通用性强,而且测试效果良好,具有较强的实用性。     

一种宽输入范围8 bit循环TDC

设计了一种适用于时域ADC的基于电容-比较器型TDA的循环TDC。循环TDC重复使用单增益级可降低量化时间差量器件的匹配需求,可克服传统延时线TDC中大量延时线变换引起的时间不确定性。同时,循环结构只占用较小的芯片面积而更加适用于片上系统。循环TDC采用不加校准的电容-比较器型TDA来增加线性输入范围,TDA以小于2%的增益误差来放大时间差量。通过0.18μm标准CMOS工艺完成了电路设计和仿真,在1.3 MS/s的采样速率下,TDC获得了±20 ns输入范围和8 bit的分辨率,INL和DNL分别是-1.671/+1.59 LSB和-0.5/+0.604 LSB。     

400MHz 12bit TIADC电路设计与误差校正

时域交错模数转换(TIADC)是目前高速高分辨率 ADC 设计的一种有效方案。通过一个400MHz 12bit ADC 的 PCB 设计,阐述了 TIADC 设计中的一些普遍问题,在误差分析的基础上给出一种硬软件综合校正方法。实测结果表明了设计的有效性。     

基于量化区间跃迁模型的星载SAR原始数据压缩误差机理研究

星载合成孔径雷达(SAR)压缩后的原始数据信噪比是SAR系统设计时原始数据压缩比选取以及应用分析的重要理论依据,前人常用的量化信噪比并不能完全表征压缩后信号与噪声的关系.本文提出了量化区间跃迁的统计概率模型,旨在得出考虑系统噪声情况下,饱和度全集上星载SAR原始数据信噪比在ADC前与BAQ后的映射关系:当回波信号功率较小,输入信噪比较低时,4bit,3bit,2bit,1bitBAQ压缩后信噪比区别不大;当回波为中等功率信号且信噪比较高时,压缩比特数每减少1bit,信噪比恶化约5dB;当回波功率较大,ADC饱和时,量化后原始数据信噪比呈阶跃性下降,饱和度越高,信噪比恶化越严重.本文采用模拟高斯数据和实测SAR原始数据验证了理论结果的正确性,为星载SAR系统设计时BAQ压缩比的选取以及后续的应用分析提供了理论依据.     

高精度SC PIPELINED ADC预放大锁存比较器的分析与设计

提出了一种应用于开关电容流水线模数转换器的CMOS预放大锁存比较器。比较器采用了交叉耦合负载、PMOS/NMOS比例优化和电容中和技术。该结构大幅提高了比较器的速度并有效抑制了回馈噪声,减小了失调电压,可以作为Flash ADC应用于高精度开关电容流水线ADC。     

基于K渐变传输线的TIADC低失配宽带前端功率分配器设计

并行交替模拟数字转换器(Time-interleaved analog-to-digital convertor,TIADC)是实现高速高精度模拟数字转换的有效方法.TIADC中各通道电气特性的不一致引入了通道间失配,这大大降低了TIADC系统的性能.宽带低失配TIADC前端模块的设计和实现是降低TIADC系统通道失配...     

Robust blind multiuser detection based on PSO algorithm in the mismatch environment of receiver spreading codes

This paper deals with robust blind linear minimum mean square error (LMMSE) detection using the particle swarm optimization (PSO) algorithm in the presence of code mismatch. The paper shows that the PSO algorithm incorporating the linear system of the LMMSE detector, which is termed as LPSO, can significantly improve the bit error rate (BER) and the system capacity. As the code mismatch occurs, the output BER performance is vulnerable to degradation for LPSO. To remedy this problem, a blind LMMSE scheme is proposed and combined with PSO to form a robust blind LPSO (BLPSO) detector under code mismatch scenarios. Several computer simulations are provided to demonstrate the effectiveness of the proposed scheme.     

基于高速TMS320C50芯片的数据采集系统

介绍了一种由高速DSP芯片TMS320C50与ADC1674构成的数据采集系统，着重阐述了C50芯片与ADC1674之间的时序失配，并介绍了一种硬件延迟电路的解决方案。     

一种鲁棒的三通道SAR慢动目标检测、定位算法研究

该文研究三通道合成孔径雷达(SAR)在通道不平衡条件下的慢动目标检测、定位问题。实际系统中,由于雷达系统存在通道幅相不一致等误差,干涉SAR/GMTI技术的杂波抑制性能急剧下降,无法检测慢动目标并进行定位。本文提出了一种分块SAR图像通道误差校正算法,进而采用空域自适应处理对慢动目标进行检测及定位。仿真实验表明该方案对系统误差的敏感度显著下降,具有很好的鲁棒性,非常适合实际工程实施。     

改进的GPC在基于以太网的网络控制系统时延中的应用

针对基于以太网的网络控制系统(NCS)具有随机时延的特性,提出了将广义预测控制应用于网络控制系统中.为克服模型失配和系统不确定性的影响,基于BP神经网络建立一个误差的预测模型,用误差预测值对输出预测值进行补偿,构建了带误差补偿的广义预测控制算法.实验仿真验证了带误差补偿的广义预测控制在模型失配时具有更好的控制效果.     

流水线ADC组合误差分析与辨识模型设计

本文详细研究了影响流水线ADC动态性能的主要误差来源及其不同组合和耦合方式的影响结果与权重,获得了流水线拼接输出数字码中的杂谐波分量与组合误差之间的对应关系。在此基础上,设计了用于表征流水线ADC非线性特性的分立式维纳模型。对14位三级流水的AD6645芯片进行测试,结果表明流水线ADC器件的实际输入输出特征与该辨识模型的性质吻合。得到的误差分析结论与经过检验的模型结构可为数字后补偿方法中非线性逆模型的选取提供参考依据。     

电晕电流信号高速数据采集技术

高压环境下的电晕电流信号具有复杂的脉冲特性,为了获得精确完整的电晕电流信号,提出了一种多通道并行数据采集技术.通过对多通道并行采样技术的理论分析与仿真,研究了通道偏置误差、增益失配误差、时钟相位误差变化对并行采样的影响.结果表明信号经过通道失配误差校正后,所得信号波形和频谱与标准信号基本一致,可以满足系统工程设计要求.