基于龙芯IP核SoC芯片的FPGA验证技术研究

阐述了片上系统(SoC)设计的发展情况和现场可编程门阵列(FPGA)的独特优势,为基于龙芯I号处理器IP核的SoC设计了FPGA验证平台,并介绍了怎样利用该平台进行软硬件协同设计、SoC系统移植、IP核验证和运行实时操作系统。     

基于SoC FPGA的心电信号检测系统设计

设计实现了一种基于片上系统现场可编程门阵列( SoC FPGA)的心电信号( ECG)检测系统.系统通过具有高输入阻抗、高共模抑制比和低噪声的前置采集放大电路,实现心电信号的拾取和预处理.通过基于SoC FPGA的硬件平台和移植的嵌入式Linux开发环境的软硬协同设计方式,完成了心电信号的A/D转换、VGA显示、Micro SD卡数据存储和心电信号算法处理,能够对心电信号进行小波分析和QRS波检测,实现了对心电信号的采集、显示、存储和处理.     

基于FPGA的高性能可编程数据平面研究综述

可编程数据平面(PDP)一方面支持网络应用的卸载与加速, 给网络应用带来了革命性的发展机遇; 另一方面支持新协议、新服务的快速实现和部署, 促进了网络创新和演进, 是近年来网络领域的研究热点. FPGA因其通用的计算架构、丰富的片内资源和扩展接口提供了多种可编程数据平面的具体实现, 支持更广范围的应用场景. 同时, FPGA还为探索更通用的可编程数据平面抽象提供了可能. 因此, 基于FPGA的可编程数据平面受到了学术界与产业界的广泛关注. 首先分类别阐述基于FPGA的可编程数据平面(F-PDP)抽象. 接着, 介绍基于F-PDP快速构建网络应用的关键技术的研究进展. 之后, 介绍基于F-PDP的新型可编程网络设备. 此外, 从提升网络性能、构建网络测量框架以及部署网络安全应用这3个方面, 详细梳理近年来基于F-PDP的应用研究成果. 最后, 探讨F-PDP未来可能的研究趋势.     

用于油画鉴别的自适应MPSoC中NoC仿真平台研究

实时光谱图像技术的应用是数据和通信的密集型算法的综合。因为片上系统(SoC)具有较大的灵活性及良好的性能,并可以直接采用IP核,基于片上网络(NoC)的SoC架构是实现这种实时系统最合适的解决方案。针对不同的应用算法,调整基于SoC的NoC架构是较为复杂的工作,因为设计空间探索和实验需要大量的时间。针对这些问题,提出了一种探索和评估SoC架构性能的仿真平台。该仿真平台基于NoC和参数化的评估模块,在FPGA上对SoC的通信结构进行仿真,并将时间性能和模拟结果进行对比。基于该仿真平台的系统评估主要用来考察用于油画鉴别应用的MPSoC的性能。     

SoC FPGA在声波测井数据采集系统中的应用

传统的数据采集系统采用现场可编程门阵列+数字信号处理器(FPGA+DSP)架构,复杂化了硬件设计,增加了系统功耗.以SoC FPGA为核心搭建的声波测井数据采集系统,充分发挥了微处理器控制能力强和现场可编程门阵列灵活的特点,利用总线互联通信等SoC技术,简化了硬件设计,降低了电路功耗,提高了系统的可靠性.     

HDLC协议在FPGA通信系统中的实现

设计了一种基于高级数据链路(HDLC)协议的数据通信系统,并将HDLC协议在现场可编程门阵列(FPGA)中实现。该系统可有效利用FPGA片内硬件资源,无需外围电路,高度集成且操作简单。着重介绍了系统中最重要的协议发送、接收模块以及”0”比特的插入删除模块的实现方法。     

1553B总线通信终端知识产权核的设计

为满足航天飞行器地面仿真设备使用的需求,设计了一种基于可编程逻辑门阵列(FPGA)的1553B总线通信终端知识产权(IP)核。在保证总线系统可靠性的前提下,采用自顶向下的设计方法与"双进程"编码方式,利用超高速硬件描述语言(VHDL)生成目标代码,使用ModelSim软件进行仿真,最后在实际设备中验证并应用。该IP核可配置在总线控制器、远程终端或总线监控器3种不同的工作模式下运行,易于集成入片上系统(SoC),对进一步应用1553B总线提供了更多的选择。     

基于FPGA的嵌入式Ethernet-CAN通信转换卡设计

为实现CAN总线与PC通信,便于CAN总线数据的远程监控,提出一种新的基于现场可编程门阵列（FPGA）的多路CAN总线转Ethernet接口方案,以嵌入FPGA的NiosⅡ作为主控制器,MCP2515为CAN总线控制器,88E1111为以太网PHY芯片。利用可编程片上系统（SOPC）技术搭建了系统的硬件模型,在NiosⅡ IDE软件开发环境中,完成CAN控制器、以太网初始化和Ethernet-CAN转换程序。以数控系统中交流伺服驱动器为应用背景,实验结果表明：该转换卡完全满足以太网和CAN总线通信要求,方便地将CAN总线数据接入工业以太网,用户通过网络可方便地实现对工业底层的监控。     

一种基于多FPGA的SoC验证方法

片上系统(SoC)是芯片设计的发展趋势,现场可编程门阵列(FPGA)验证是芯片设计中最重要的环节之一。基于Altera公司的FPGA和静态时序分析工具TimeQuest的应用,提出了一种使用两个或多个FPGA器件验证复杂SoC的方法,分析了使用多个FPGA器件进行功能验证对于SoC设计的重要性,介绍了FPGA时序约束的具体设置方式;并把这种方法应用在实例中,测试结果显示通过使用这种方式可以快速有效的实现对大规模、复杂时序SoC的功能验证。     

1553B总线通信终端知识产权核的设计

为满足航天飞行器地面仿真设备使用的需求,设计了一种基于可编程逻辑门阵列(FPGA)的1553B总线通信终端知识产权(IP)核。在保证总线系统可靠性的前提下,采用自顶向下的设计方法与“双进程”编码方式,利用超高速硬件描述语言(VHDL)生成目标代码,使用ModelSim软件进行仿真,最后在实际设备中验证并应用。该IP核可配置在总线控制器、远程终端或总线监控器3种不同的工作模式下运行,易于集成入片上系统(SoC),对进一步应用1553B总线提供了更多的选择。     

基于以太网的嵌入式交流伺服驱动系统实现

针对传统CAN总线、RS232、RS485的传输速度与信号易受干扰等问题,提出用现场可编程门阵列实现永磁同步电机(PMSM)磁场定向控制方法,完成伺服驱动器和PC机之间的以太网通信。利用可编程片上系统技术搭建系统的硬件模型,在Nios II IDE软件开发环境中,实现以太网的驱动程序、电机的控制程序以及开发上位机监控界面。在高精度场合用FPGA控制PMSM,克服DSP受串行指令流限制等不足。实验结果表明,交流伺服驱动器采用以太网和PC机通信,数据传输速度更快,用户通过网络可方便地实现对电机的监控。     

基于FPGA的Twofish加／解密芯片设计

针对安全的数据传输及个人隐私权的保护等问题,研究基于FPGA的改进型Twofish加／解密芯片的设计。采用16组Rijndael-like S-boxes设计Twofish算法,提高算法的安全性,加入伪随机数器决定每回合使用的S-boxes,增加攻击者破解的难度。以Altera公司的Stratix EPI S20验证该芯片的功能,结果证明其能达到高安全性的要求。     

基于SOPC的三相电参数采集系统设计

现有电网企业在线校表系统的操作流程较繁琐。为此,设计一种基于可编程片上系统的三相电参数采集系统。该系统以现场可编程门阵列器件XC3S1600E为核心,选用三相电信号采集芯片AD7656进行高精度同步采样,扩充大容量DDR SDRAM作为系统运算缓存,内置媒体访问控制器建立以太网通信链路,配置MicroBlaze处理器管理各模块,并提供配套软件。测试结果证明,该系统各项性能指标均符合要求,且运行稳定。     

航空总线接口通信系统的设计与实现

采用现场可编程门列阵设计ARINC429,MIL-STD-1553B航空总线接口通信系统,实现总线设备之间的互联。介绍该系统的硬件结构、总线协议的模块划分及其内部结构。在Quartusll中利用VHDL语言进行编程,并用专门的综合工具Synplifypr08．1对设计进行优化,通过将程序下载到硬件中,验证设计的准确性和可靠性。     

卫星通信高速数据传输系统设计

设计一种用于卫星通信的高速数据传输系统。该系统采用Virtex-5系列现场可编程门阵列,由PCI Express通信模块和基于Aurora协议的光纤通信模块组成,具有双单工同时收发的特点。测试结果表明,该系统的PCI Express通信模块可实现8路通道工作模式,光纤通信模块的数据传输速率达到1.25 Gb/s,能有效模拟星载数据的下发和地面站对卫星的遥控。     

基于FPGA的小型机器人无线通信系统

针对单处理器系统控制的无线通信系统在小型足球机器人比赛中存在丢包现象和实时性差等弊端,提出一种FPGA并行控制无线模块的解决方案,实现全双工通信。包括数据的无线发射、接收以及分包处理等模块,采用有限状态机设计发射、接收部分时序,结果证明该方案实现灵活、稳定性高、实时性好。     

基于小型FPGA的快速AES算法研究

AES算法在实时数据加密中的应用对其处理速度及在FPGA中实现的功耗和成本提出较高要求。针对上述情况,介绍一种基于小型FPGA的快速AES算法的改进方法,通过微处理器完成AES算法中的密钥扩展运算,同时采用共享技术实现加密和解密模块共享同一密钥。实验结果表明,该方法可有效提高处理速度,节省FPGA资源,降低芯片功耗。     

基于FPGA的遥感数据采集与快视系统

提出了一种基于现场可编程门阵列（FPGA）的实时遥感卫星数据采集与快视系统的设计方案,该方案充分利用FPGA的硬件资源简化逻辑设计,并采用总线复用技术和内存映射文件的方法实现了采集和快视的实时并行处理以及海量数据的高速存取。