电阻体在普通和快速烧结炉中的烧结特性

本文探讨了快速烧结和普遍烧结技术,对两种烧结技术烧成的电阻体进行性能比较,其中包括:电阻率、电阻温度系数(TCR)、热稳定性、噪声、短期过载稳定性和再烧结的变化。还介绍了快速烧结炉高效、节能等优点。     

GaAs太阳电池的体电阻及旁路漏电对电池结特性的影响

复合电流是液相外延GaAs太阳电池暗电流的主要成分。扫描电镜观察表明,旁路电流主要来源于太阳电池结区的杂质。串联电阻主要来源于电池p型GaAs层的薄层电阻及正面电极的体电阻。串联电阻降低了电池的短路电流,旁路电阻降低了电池的开路电压。减小电池p-GaAs层的薄层电阻是提高电池效率的重要途径。     

导电胶粘接元件接触电阻的稳定性研究

为解决导电胶粘接元件接触电阻不稳定的问题,研究了在温度及压力应力条件下,导电胶在不同界面的导电性和体电阻率的变化情况,分析了导电胶接触电阻不稳定的机理。试验结果表明,导电胶粘接片式元件的接触电阻的稳定性不仅与工艺加工过程有关,而且与元件端头金属基材表面金属化层的电极电动势密切相关;采用Ag基或Au基端头元件时,其导电胶粘接元件的接触电阻在粘接装配工艺过程中是最稳定的。     

地网接地电阻探讨

本文介绍了地网的接地体的分类、各类接地体的构成要求,详细介绍了不同条件,不同敷设方式下接地电阻的计算方法以及影响接地电阻大小的其他因素。     

SOI动态阈值MOS器件结构改进

传统SOI DTMOS器件固有的较大体电阻和体电容严重影响电路的速度特性,这也是阻碍SOI DTMOS器件应用于大规模集成电路的最主要原因之一.有人提出通过增大硅膜厚度的方法减小器件体电阻,但随之而来的寄生体电容的增大严重退化了器件特性.为了解决这个问题,提出了一种SOI DTMOS新结构,该器件可以分别优化结深和硅膜的厚度,从而获得较小的寄生电容和体电阻.同时,考虑到沟道宽度对体电阻的影响,将该结构进一步优化,形成侧向栅-体连接的器件结构.ISE-TCAD器件模拟结果表明,较之传统SOI DTMOS器件,该结构的本征延时和电路延时具有明显优势.     

体串联电阻对体接触SOI数字D触发器速度特性的影响

在用体接触结构设计的SOI电路中,浮体效应被压制了,但是体串联电阻的存在仍旧在远离体接触的体区产生局部浮体效应。对于数字电路来说,浮体效应会影响他们的速度。本文采用体接触结构设计了数字D触发器,并制造了这种电路,展示了电路的性能。实际器件的输出特性表明了浮体效应的存在。SPICE模拟表明体串联电阻对体接触SOI数字D触发器速度特性有明显的影响。     

碳膜电位器电阻体制造新工艺

目前我国电位器电阻体的制作主要有两种工艺方法:一种是丝网印刷法,另一种是流布法。流布法属比较落后的工艺方法,在我国已逐步淘汰,故现在较为流行的是丝网印刷法。本文介绍一种先进的工艺方法——PC滚涂法。本厂从日本松下公司引进这一先进的制作工’艺技术,用于电阻体高阻部的制作。它的优点是生产效率高,电阻分布均匀,膜层表面光滑、平整,目标电阻值易于控制,生产合格率高。     

新型部分耗尽SOI器件体接触结构

提出了一种部分耗尽SOI MOSFET体接触结构,该方法利用局部SIMOX技术在晶体管的源、漏下方形成薄氧化层,采用源漏浅结扩散,形成体接触的侧面引出,适当加大了Si膜厚度来减小体引出电阻.利用ISE-TCAD三维器件模拟结果表明,该结构具有较小的体引出电阻和体寄生电容、体引出电阻随器件宽度的增加而减小、没有背栅效应.而且,该结构可以在不增加寄生电容为代价的前提下,通过适当的增加Si膜厚度的方法减小体引出电阻,从而更有效地抑制了浮体效应.     

电位器的检测方法

检查电位器时，首先要转动旋柄，看看旋柄转动是否平滑，开关是否灵活，开关通、断时“喀哒”声是否清脆，并听一听电位器内部接触点和电阻体摩擦的声音，如有“沙沙”声，说明质量不好。用万用表测试时，先根据被测电位器阻值的大小，选择好万用表的合适电阻挡位，然后可按下述方法进行检测。     

新型风冷式大功率中波假负载的设计原理

本文以新型风冷式大功率50 kW 50Ω中波假负载为例,对其设计中电阻体的选取、控制电路器件原理与调试、布局与安装作了简介,供中波电台的工作人员参考。     

通信系统接地

本文介绍接地基本概念、影响接地电阻的因素和接地电阻正确的测量方法。并讨论了军用野战通信系统工程中接地的计算,接地装置的施工和降低接地电阻的方法。     

浅谈光缆交接箱接地体的设置

对光缆交接箱垂直接地体、水平接地体、接地体并联、综合接地体的接地电阻进行了计算，通过对不同型式接地体接地电阻和交接箱接地电阻现状的分析，提出了光缆交接箱接地体设置的方案。     

130nm PDSOI DTMOS体延迟研究

研究了基于IBM 8RF 130 nm工艺部分耗尽绝缘体上Si(PDSOI)动态阈值晶体管(DTMOS)体电阻、体电容以及体电阻和体电容乘积(体延迟)随Si膜厚度和器件宽度的变化.结果表明,Si膜厚度减小会导致体阻增大、体电容减小,但是体电阻和体电容的乘积却明显增大.Si膜厚度从200 nm减小到80nm,体延迟增加将近两个数量级.器件宽度增加使得体电阻和体电容都明显增大,DTMOS电路延迟也因此指数递增.推导出了PDSOI DTMOS的延迟模型,为SOI DTMOS器件设计提供了参考.     

基于电阻膜的超宽带超材料吸波体设计

为满足宽带电磁隐身需求,提出了一种完全覆盖C～Ka波段、部分覆盖S和U波段的超材料吸波体. 吸波体由四层不同方块电阻的方形电阻膜及泡沫介质基板构成,多层电阻膜结构有效地向两侧拓宽了吸收带宽. 为了分析吸波体的电磁吸收机理,建立并分析了该吸波体的精确等效电路模型. 仿真结果表明,在3.16～51.6 GHz(相对带宽为176.9%)工作频带内,对TE和TM波均能实现88%以上的吸收率,并且对入射角度具有稳定性. 制作、加工并测试了超材料吸波体,实测结果与等效电路计算、全波仿真结果均具有较好的一致性,表明该吸波体在电磁隐身领域具有重要的应用价值.     

一种基于多层电阻膜的超宽带超材料吸波体

本文提出了一种基于多层电阻膜的超带宽超材料吸波体的设计模型.该吸波体的结构单元由一种环形电阻膜片在含导体底面的平面分层介质基板上多层叠加而成,各层电阻膜片的外形相同,但表面阻值不同.一件四层吸波体的仿真分析结果表明:该吸波体对6.8GHz~59.6GHz频段之间的垂直入射波吸波率均大于90%;同时对入射角为45度的TE和TM斜入射波仍能保持超宽带吸波,具有极化不敏感和宽入射角特性.另外,对不同层次吸波体的分析表明:随着电阻膜片层次的增加,其吸波效果更好,吸波频带变宽,带内吸波效果更稳定.     

对数式和反转对数式电位器电阻体两层搭接印刷新方法

根据对数式和反转对数式电位器阻值规律的理论方程式,提出一个与之符合较好的电位器电阻体的工艺曲线方程式,并推导出与工艺曲线相符的电阻体两层搭接印刷的具体图形。这种方法,还可应用于其它特殊的非线性阻值规律电位器电阻体的设计中。     

基于正多边形的电阻网络研究

各支路电阻皆为 r 的正多边形电阻网络可以展开成两个完全相同的并联梯形电阻.当正多边形电阻网络边数 n 逐渐增大时,从网络中心到多边形顶点的等效电阻逐渐变小,当n >10时,等效电阻趋近于一个常数0.4472r,该常数与各支路的电阻 r 成正比