MPEG-4像素压缩模块的DSP实现

文章在TMS320C6204定点DSP芯片上实现了MPEG-4像素压缩模块的优化.重点讨论了一种快速的DCT/IDCT算法在DSP上的实现,并针对其中最耗时的DCT/IDCT、量化/反量化算法做了软件优化,有效的降低了整个模块的运行时钟数.实验结果表明本文的算法和优化结果都取得了良好的效果.     

H.264视频编码器在DM6437上的优化实现

为了实现基于DSP的H.264视频编码器的实时性能,提出了一系列优化实现方法。首先结合TMS320DM6437硬件特点,描述了X264代码向TMS320DM6437平台的移植过程和优化方法,重点介绍了整数DCT变换和量化的线性汇编编写及汇编级优化。实验结果表明,本编码器实现了cif格式视频的实时编码,Dl格式视频的编码速率也达到了18 fps,基本满足视频监控系统中编码器的需求。     

基于定点DSP的复数求模值近似算法的实现

工程应用中,定点数字信号处理器(DSP)因其可编程、速度快、功耗小、成本低等特点在数字系统中被广泛使用。但由于定点DSP数据动态范围小,在其上依定义计算复数的模值会带来"数据溢出"的问题。介绍了一种基于定点DSP的复数求模值近似算法。该算法以复数模值的工程近似计算方法为基础,对其进行优化并在定点DSP中进行算法实现。通过算法优化,可以在数据不溢出的前提下大幅提高复数求模的精确度。     

基于C64x DSP的MPEG-4视频编码器算法设计及优化

本文介绍了在TI C64x DSP平台上实现MPEG-4 Simple Profile视频编码器的算法设计与优化方法。算法上,重点对运动估计进行了改进及优化,在图像质量(PSNR)损失较小的情况下,大大降低了计算复杂度。根据C64x DSP的特性,对整个编码器的程序结构和主要计算模块进行结构级的优化,主要包括增强存储器访问效率及提高代码并行性。实验结果表明,对CIF大小的视频序列,该编码器具有100fps以上的编码速度,可以在C64x DSP上实现多路视频编码。     

基于定点DSP的子带分析滤波器快速算法

提出了一种改进的子带分析滤波器算法,可以应用到基于子带编码的高保真数字音频编码器(如MPEGaudio-layer3)中。改进算法充分利用了余弦函数的对称性,不仅有效减少了运算量和存储空间,同时也避免了使用除法运算所带来的精度损失,易于在定点DSP上实现。     

MPEG-4实时编码器在ADSP-BF533上的实现

本文采用定点数字信号处理芯片ADSP-BF533,结合视频采集模块,设计了嵌入式MPEG-4实时编码器。文中充分利用该DSP芯片的硬件结构和指令集特点,对程序代码进行专门优化,实现了对CIF级输入视频的高效快速编码。     

基于高速DSP的H.264视频编码器的实现和优化

H.264是由ITU-T和ISO联合制定的新一代视频编码标准,具有低码率、高质量的特点。TMS320C64x是美国德州仪器公司目前性能最高的定点数字信号处理芯片。该文在介绍H.264编码器新的技术特点的基础上,探讨了基于TMS320 C6416 DSP平台的H.264编码器的设计和实现。文章讨论了该编码器的硬件平台的结构特点及多种代码移植和优化方法,着重介绍了如何在C64x扩展指令集的基础上对程序的关键耗时模块进行优化,以及在实现过程中如何根据程序流和数据流的运转特征,使用EDMA进行资源调度,合理地分配和利用DSP有限的存储资源。试验结果表明,通过有效的优化手段,该编码器在保持较高的图像质量和压缩效率的同时,在QCIF格式下达到了实时编码效果,可以适用于多种实时应用场合。     

嵌入式视频图像系统压缩算法的实现与优化

针对最新的嵌入视频编码器宏块Cache严重缺失,帧率低等问题,提出了运动估计算法的优化、像素插值优化以及利用Cache使用优化、SAD,EDMA进行数据搬移方法,提高了存储速度,并在TMS3206465DSP平台上实现了MPEG-4视频编码器.     

基于DSP平台的H.264编码器的优化与实现

针对H.264编码器的复杂度很高和基于DSP平台的H.264编码器的实时处理实现难度很大的问题,该文首先介绍了H.264标准基本档次的编码结构,对影响编码速度的原因进行了深入的分析。然后针对TMS320DM642芯片的特点,提出一些优化实现方案,最终在DSP平台上实时实现了H.264基本档次编码器。测试结果表明,经过优化,H.264编码器的处理速度有了很大的提高,对于CIF格式的视频序列能够满足视频编码的实时处理要求。     

H．264视频编码器在TM1300上的实现与优化

文章介绍了ITU-TH.264编码算法原理和TM1300定点DSP芯片。针对该芯片的硬件结构特点,设计了一套运行于TM1300之上的实时视频信号采集、视频编码、视频输出系统的可行方案。讨论了H.264实时视频编码器在TM1300上定点实现的关键技术和难点问题,详细论述了H.264编码算法的代码优化技术。     

简述AAC快速算法实现的几种途径

高级音频编码目前被广泛应用,但其算法复杂度高、速度慢,无法满足实时性要求。从不同模块方面简要总结了几种高级音频编码的快速算法,为从事相关研究的工作者提供参考。     

AAC:21世纪音频编码的主流

数字音频编码技术无论对多媒体通信、多媒体广播、消费类电子都有其重要性。首先简要地回顾了数字音频编码技术的发展过程,然后介绍了包括MPEG音频,MP3,AC-3,ATRAC,PAC在内的8种现行商用数字音频编码系统,并作了特征比较,作为重点、详细地叙述了MPEG-2AAC的算法和特点。介绍了ITU-R有关高质量音频编码主观评价的方法,给出了AAC,PAC,MP3,AC-3音质评分表,评分显示在相同低数码率时AAC具有最好的音质,达到了ITU-R的有关规定。最后简要介绍了AAC的实现。     

基于AAC比特流的音频信号Hiss噪声抑制方法

基于AAC比特流,提出了一种压缩域音频Hiss噪声抑制方法。该方法的输入为含噪音频的AAC比特流,输出为增强音频的AAC比特流。首先,利用修正的绝对中值标准差（MMAD, modified median absolute deviation）估计Hiss噪声,其次,利用修正的离散傅里叶变换（MDFT, modified discrete Fourier transform）计算听觉掩蔽阈值参数,最后,根据参数软阈值方法得到增强的AAC比特流,并用于AAC解码器得到最终的增强音频信号。主观和客观测试结果表明,所提出的方法能有效去除AAC解码音频信号中的Hiss噪声,其性能明显优于现有的几种Hiss噪声消除方法。     

一种应用于MPEG-2AAC格型自适应滤波器的FPGA实现

本文给出了格型自适应滤波器在AAC中的应用，提出了一种AAC解码器中预测模块的FPGA实现方案，该方案根据时序图进行VHDL语言的描述，并采用流水线结构和运算单元分时复用，可以有效地提高运算速度，满足实时性的要求。     

基于MPEG-AAC编码器的压缩域音频增强方法

本文基于MPEG-AAC音频编解码器,提出了一种压缩域的音频增强方法.首先,对含噪音频信号的比特流进行解码,得到含噪音频信号的MDCT系数;然后,利用修正的加权递归平均（Modified Weighted Recursive Averaging,MWRA）方法估计噪声功率;再者,利用基于听觉掩蔽原理的自适应β-阶双曲余弦（COSH）统计模型,对含噪音频的MDCT系数进行增强处理;最后,将增强后的MDCT系数重新量化编码,得到用于解码的增强比特流实验结果表明,本文提出的方法能有效去除AAC解码音频信号中的多种背景噪声,其性能明显优于参考方法.     

MP3／AAC解码器中Huffman硬件加速器设计与实现

Huffman解码是感知音频解码过程的重要部分。软件实现Huffman解码运算,计算速度慢、功耗高,采用硬件实现的方法,设计并实现了一个兼容MP3与AAC标准的Huffman解码硬件加速器。采用十六叉树搜索算法．在存储空间增加不大的情况下,有效减少了Huffman码字的搜索深度,简化寻址操作,加快了搜索速度。通过直接外设访问的接口设计,该硬件加速器还可快速进行音频码流的数据读取。在XilinixFPGA上的功能和性能验证表明。该Huffman硬件加速器可成功应用于MP3和AAC解码器。     

MPEG-4 AAC音频编码中量化模块的改进

NPEG -4 AAC音频编码标准中的量化过程采用了Brandenburg提出的双循环模式,取得了较好的编码质量和压缩比例.但在实际编码时,该方法由于迭代次数过多,会出现收敛速度较慢,甚至死锁的情况.在深入分析MPEG -4 AAC量化算法的基础上,提出了一种快速计算每个比例因子频带的改进算法.该算法通过有效减少外循环计算过程,并确保每个比例因子频带的量化失真低于允许值,从而减少量化模块的计算量.实验结果表明,在不影响音频编码质量的前提下,该算法能有效地提高编码效率.     

Common Architecture Design of Novel Recursive MDCT and IMDCT Algorithms for Application to AAC, AAC in DRM, and MP3 Codecs

This paper presents a novel recursive algorithm to compute the modified discrete cosine transform (MDCT) and the inverse MDCT (IMDCT) based on type IV of the discrete cosine transform (DCT-IV) algorithm. The proposed algorithm has the following advantages: In contrast with parallel designs, the input sequence fed by serial in/serial out (SISO) can dynamically be switched with the variable window length. The data throughput per transformation for the MDCT and IMDCT algorithms is four times higher than that of the previous algorithms, and the ROM size can be reduced by 50%-79%. Less memory is required for accessing; thus, it can reduce the chip area in hardware implementation. The chip efficiency is also increased, and the proposed architecture makes a feasible design to integrate several audio standards [i.e., advanced audio coding (AAC)/AAC in digital radio mondiale (DRM/MPEG-1 Audio Layer 3 (MP3)] into one portable media player. The proposed algorithm is designed and fabricated by using 0.18-mum 1P6M complimentary metal-oxide-semiconductor (CMOS) process. The core area is 441 times 437 mum², including the MDCT, IMDCT, and DCT-IV modules. For modern audio applications, i.e., AAC/AAC in DRM/MP3, this processor only consumes 14.077/3.482/0.3138 mW at 50/12.5/1 MHz. Furthermore, the proposed algorithm can calculate the 2048/1920/256/240/36/12-point MDCT and the 1024/960/128/120/18/6-point IMDCT.     

心理声学模型及其在MPEG-2 AAC中的应用

心理声学模型是宽带音频压缩中的核心技术。较为详细地介绍了心理声学的基本原理,指出先进音频编码(AAC)的新特色,并对心理声学模型1和模型2作了比较,详细阐述了心理声学模型2在AAC中的应用,为进一步研究指明了心理声学模型的改进方向。     

基于比例因子转移概率的AAC音频压缩历史检测算法

音频压缩历史的检测是音频取证的重要组成部分,对判断音频是否经过篡改和伪造有着十分重要的意义。通过研究发现,AAC音频比例因子的值会随着压缩次数的增加而逐渐减小。基于此,提出了一种基于比例因子转移概率差值统计特性的AAC音频压缩历史检测算法。实验结果表明,该算法能对多次压缩的AAC音频进行准确分类,其低码率转高码率间AAC音频平均分类准确率达到了99.75%,同码率间准确率达97.28%。另外,对比实验也证明了本文算法的性能优于现有算法。