基于SOPC技术的异步串行通信IP核的设计与实现

介绍了SoPC（System on a Programmable Chip）系统的概念和特点,给出了基于PLB总线的异步串行通信（UART）IP核的硬件设计和实现。通过将设计好的UART IP核集成到SoPC系统中加以验证,证明了所设计的UARTIP核可以正常工作。该设计方案为其他基于SoPC系统IP核的开发提供了一定的参考。     

XtremeDSP 视频入门套件

XtremeDSP解决方案视频入门套件Spartan-3A DSP FPGA2．0版集成平台致力于加快基于赛灵思FPGA的视频应用开发。这一最新版入门套件提供了最新的视频参考设计,旨在充分发挥Spartan-3A DSP FPGA的成本和性能优势。新版Xtreme DSP视频入门套件拥有新的参考设计和IP,     

DSP主机接口和PC机并行接口的接口电路的设计

本文描述了TI的C5000系列的DSP的主机接口(HPI)与PC机的并行接口(ECP模式PS/2子模式)进行连接的硬件设计方案,并提出在各种Windows操作系统下对接口进行操作的驱动软件的解决方法.该方案充分利用了DSP的HPI接口的特点,采用了少量的逻辑电路,实现了PC并行接口和DSP的主机接口的双向连接,使PC机能实时读写DSP任意片内存储单元的内容,控制DSP系统的运行.     

参数化IP软核在视频格式变换系统中的应用

介绍了一种利用参数化IP软核设计视频格式变换系统的新方法.这些IP核具有较高的性能和灵活性,更新方便、开发成本低、可重用性强.验证表明,这些IP软核在视频变换系统中的应用完全能达到设计要求.     

14位并行模/数转换芯片AD9240及其应用

AD9240是AD公司推出的一种14位并行接口的分级型模／数转换芯片。文中简要介绍了该芯片的性能特点、内部结构、工作时序以及在视频采集系统中的应用方法，给出了由数字信号处理（DSP）芯片TMS320C32、EPLD芯片EPM7128、双端口RAM芯片CY7C024和AD9240构成的视频采集系统的原理框图。     

基于FPGA数字音频嵌入的IP核设计

针对视频与音频播放不同步的问题,提出了一种基于FPGA的数字音频的嵌入的IP核设计方案,并给出了VHDL代码实现及时序仿真波形.实践证明基于FPGA的数字音频的嵌入的IP核设计不仅较好解决了视、音频延时问题,而且系统灵活可靠,代码可以重复利用,大大降低了重复购买专用芯片的应用成本.     

月度新品总汇

CPU/SoC/MCUHiFi Mini DSP IP核:DSP IP核Tensilica推出较小面积,较低功耗的HiFi Mini DSP内核,该款DSP IP核支持"随时倾听"的语音触发和语音指令功能。这款小面积低功耗的HiFi Mini DSP IP核专为智能手机、平板电脑、家用电器以及车载系统而优化,由此实现终端产品的免提体验。Tensilica优化了其HiFi Mini DSP内核,主要通过两种方式来实现语音触发和语音识别的微型化和低功耗处理。     

一种16位定点式DSP核的设计及Modelsim仿真验证

为提高DSP的工作效率,设计了一种4级流水线的16位定点式DSP核.分别从系统及关键模块设计两个方面,介绍了DSP核的具体设计方法,着重分析了流水线的实现方案及DSP核的指令流与数据流,给出了DSP核的完整设计方案.最后给出DSP核支持的指令集,并基于Modelsim仿真环境对指令集进行验证.结果表明,该DSP核能够正确执行各条指令,最高时钟频率为12.5MHz,可在单个机器周期内完成高速运算.     

Tensilica推出随时倾听的语音触发和语音识别DSP IP核

Tensilica宣布推出小面积、低功耗的HiFi Mini DSP（数字信号处理器）内核,该款DSP IP核支持＂随时倾听＂的语音触发和语音指令功能。这款小面积低功耗的HiFi Mini DSP IP核专为智能手机、平板电脑、家用电器以及车载系统而优化,由此实现终端产品的免提体验。     

基于IP核的多接口LCD控制器的设计及实现

为解决多输入格式视频在同一LCD上显示的问题,设计了一种基于IP核的支持多种视频输入接口的LCD控制器。采用IP核产品搭建系统的框架,系统核心控制CPU采用了Xilinx的MicroBlaze软核,以控制各IP核的初始化以及工作方式,系统对外通信通过串口实现;通过Xilinx的集成逻辑分析仪IP核ILA在线采集输入、中间以及输出数据,验证系统的可行性及数据处理的正确性。最终的实验结果表明,本文设计的基于IP核的多接口LCD控制器能够驱动LCD原屏,并且能够支持多种接口的视频输入,显示画面稳定,满足作为PC输出设备及其他接口视频监视设备的要求。     

基于AXI4-Stream总线的数字视频接口IP核设计

针对数字视频IP核间高速流数据传输,设计并实现了一种基于AXI4-Stream总线的数字视频接口IP核,对外部输入ITU601格式的数字视频信号,将其格式转化为符合AXI4-Stream总线协议的信号,并通过IP核的主端口输出到下一级IP核的从端口。采用Xilinx ISE Design Suite 14.6软件综合设计实现,结合ISE自带ISim软件完成功能仿真,通过实际硬件电路验证了设计的正确性及可行性。     

通用异步串行收发器UART核在DSP芯片中的设计与实现

UART是广泛使用的串行数据通信电路,因其要求的传输线少,可靠性高,传输距离远,所以系统间互联常采用RS—232接口方式。文章基于Verilog HDL语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到DSP上,使整体设计紧凑、小巧,实现的UART功能稳定、可靠,为DSP的RS—232接口提供了一种新的解决方案。该IP核已用于一款32位浮点DSP芯片的设计中。     

基于SOPC和DDS技术的介电电泳芯片控制系统设计

介绍了一种利用SOPC和DDS技术控制介电电泳芯片的方案.通过FPGA的DSP开发工具DSP Builder对直接数字频率合成器(DDS)进行建模,在QuartusII软件中生成DDS IP核.以Altera公司的嵌入在FPGA(Cy-clonII EP2C35)中的RISC结构的CPU软核NiosII为基础,控制四相位DDS模块实现驱动行波介电电泳芯片所需的四相位正弦波频率、相位和幅度的数字预制和步进,使介电电泳芯片内形成行波介电电场,驱动生物粒子随行波作定向移动,达到分离不同生物粒子的目的.重点讨论了基于DSP Builder的DDS IP核设计,系统的软、硬件实现方法,并通过仿真分析证明了这种设计方法的正确性和实用性.     

IP城域网业务控制层BRAS可靠性设计方案探讨

BRAS作为IP城域网业务控制层管理用户及流量的核心设备,其可靠性设计是实现城域网高QoS的重要保证。在目前BRAS热备技术尚不完善的情况下,本文提出了端口聚合、分场景冷备等多种可靠性设计方案,并对各种方案的优劣势及适用场景进行了分析和探讨。     

基于FPGA IP核的中频接收与脉压设计

随着FPGA（现场可编程门阵列）在规模和性能上得到显著增强,意味着FPGA能够代替DSP或者某些专用芯片,实现数字信号处理中某些运算密集型的算法,并且能够获得更高的性能。在分析数字正交检波技术和数字脉压技术的基础上,介绍了一种基于FPGA芯片的数字中频接收机设计方案,该接收机能够实现线性调频信号的数字下变频和数字脉压功能。该设计采用FPGAIP核来实现,另外,还介绍了主要IP核的特性,并提出了一些简化方法,用以节约FPGA内部资源提高效率。     

1553B总线协议IP核设计与实现

介绍了自主知识产权的1553B总线IP核的系统结构、实现方法与容错设计.IP核使用Verilog语言设计,可在10万等效门以上的现场可编程逻辑芯片上实现.其他自行研制的1553B解决方案均建立在嵌入式处理器或DSP基础上,其协议芯片仅完成数据链路层功能.本IP核不但可进行数据链路层操作,而且一经配置即可完成大部分传输层工作,并具备内建自检测能力.在实验系统中可无缝替换Aeroflex/UTMC的UTl553B BCRTM商用芯片.     

基于DSP的两路DVB条件接收系统的设计与实现

简要介绍了机顶盒和条件接收系统的工作原理,针对如何在家庭中实现多台电视接收不同节目信号,提出了一种基于STi5518双解码数字电视机顶盒的设计。系统采用TDA8004作为智能卡与TMS320VC5410DSP通信的接口芯片,DSP通过缓冲串口与STi5518交换数据。实现了基于TMS320VC5410DSP芯片的2路数字电视条件接收系统的核心算法。     

基于DSP+CPLD的网络数据传输系统设计

介绍了基于DSP+CPLD和以太网卡的网络数据传输系统设计方案。设计了以DSP芯片TMS320VC5509A、CPLD芯片EPM3128A和网络接口控制器RTL8019AS为核心的网络接口电路;在DSP的结构中精简并实现了TCP/IP协议;通过编写C语言程序设计了系统与PC机进行网络数据传输的主程序,最后实现了数据的传输。实验证明:以DSP+CPLD和RTL8019AS网络芯片构成的网络数据传输系统,能与PC机进行数据传输,且工作稳定可靠。     

EPP模式下的并口与DSP高速数据传输的实现

DSP与PC机间进行高速数据传输是DSP的一个重要应用。本文分析了并口处于EPP模式时和ADSP21060间的高速数据交换的原理,同时详细讨论了其硬件设计结构及其相应的并口程序设计方法,经调试证明此方案可行。     

基于DM642的以太网通信接口设计

基于TI公司数字媒体DSP芯片DM642,设计并实现了以太网通信软硬件接口。采用DM642片内集成的以太网接口模块EMAC/MDIO,结合片外Intel LXT971 PHY芯片,在嵌入式操作系统DSP/BIOS架构上,运用网络开发包NDK提供的TCP/IP协议栈,实现了底层硬件驱动程序的编制及其协议栈接口,完成了视频信息的以太网传输。