一种基于软件无线电技术的中频数字接收机的实现

本文主要讨论了一种基于软件无线电技术的中频数字接收机的实现.在系统具体实现中,提出了利用信号的镜像频谱来实现信号数字正交解调的新方法,从而使得数字正交解调的关键部分--数字NCO只需用同采样时钟一样的参考时钟就可以对中频信号实现正交解调.实验结果表明,系统性能优良,可以满足实际需要.     

BTID系统数字中频接收机设计

针对BTID典型信号特点,在传统中频接收机的基础上提出了一种基于FPGA的数字化中频接收机设计方法.介绍了数字接收机的工作原理,分析研究了数字正交解调、数字相关解扩和Viterbi译码算法等关键技术,给出了仿真结果.应用结果表明,接收机满足指标要求,并且结构灵活,抗干扰能力强.     

一种导航接收机软件无线电中频数字化的设计研究

提出了导航接收机中频数字化的一种设计方案，详细分析了该方案中所采用的几种关键技术即带通采样、数字下变频（DDC）、正交解调及高效数字滤波器的设计方法，所给出的软件仿真结果说明该方案的正确性和可行性。     

数字合成孔径雷达接收机设计

为了解决模拟合成孔径雷达接收机带来的幅相不平衡等诸多问题,设计了一种基于高速A/D转换和FPGA高速信号处理的数字合成孔径雷达中频接收机.该设计结构简单、信号带宽大、镜频抑制比高.对多相滤波正交解调算法进行了改进,给出了数字中频接收机的工作原理和系统结构框图,设计了基于Virtex-4 FPGA的信号处理模块.仿真验证结果表明该设计完全符合系统设计参数的要求,可以应用于高分辨率合成孔径雷达.     

数字中频正交解调器及其FPGA实现

本文介绍了数字中频正交解调的基本原理,提出了一种适用于宽带通信系统的数字中频解调实现方案,结合具体实例构建了一个通用硬件平台,并在这个通用硬件平台上通过调用不同的软件实现多种传输速率、多种调制方式的解调功能,该方案可广泛应用于数字化多频段多模式电台(MBMMR)、宽带CDMA、软件无线电等通信系统中。     

中频快速DAGC算法及其FPGA实现

针对中频接收机大动态范围与高灵敏度的要求,提出了一种中频快速数字自动增益控制(DAGC)算法。该算法通过对正交视频信号进行符号判别实现快速幅度检波和门限比较,利用多级双门限分段线性化的方法实现数字对数放大(DLA),结合使用数控衰减器(DCA)扩大中频接收机的输入动态范围。给出了基于FPGA的中频快速DAGC实现方案。实际应用证明,采用该方案的数字化中频接收机在保证接收灵敏度为-58 dBm的情况下,动态范围可达80 dB以上。     

一种雷达数字中频接收机处理方法与实现

提出了和、差三通道雷达数字中频接收机的一种处理方法.该方法采用数字下变频将中频信号转换为正交视频信号,使用数字自动增益控制提高接收机的动态范围,通过相参积累和数字鉴频提取多普勒频率,根据和、差比幅提取方位和俯仰角误差,并以调节差通道本振初相的方式实现和、差通道幅相一致性校正.给出了用单片现场可编程门阵列实现数字中频接收机处理的具体方法.通过对接收机的实际测试表明,处理测量精度满足系统要求.     

DDC在雷达正交接收机中的应用

研制了一种基于DDC芯片的直接中频数字化雷达正交接收机 ,分析了I/Q通道的增益误差和正交误差对解调输出信号的影响。结果表明 ,设计的接收机通道间误差对解调输出的影响完全可以忽略。最后对接收机性能进行了测试 ,得到了理想的解调结果。     

雷达数字中频接收机设计

本文首先介绍了目前较为流行的几种数字接收机结构，分析了中频采样数字接收机关键技术，并给出了基于目前器件技术水平的工程化数字中频接收机实现方案     

数字中频式频谱仪的分辨率带宽设计

介绍了数字下变频技术在数字中频式频谱仪中的应用原理。给出了采用FPGA硬件方式设计数字中频处理模块中的正交解调、抽取滤波器、FIR滤波器等关键组成部分,从而实现对高采样率的中频信号进行实时多抽样率处理,以获得可控分辨率带宽的设计方法。     

一种宽带数字化雷达正交解调接收机的设计与实现

描述了一种高效的雷达宽带正交接收机的全数字设计方法,给出了设计条件。并基于FPGA采用此方法实现了八路雷达信号实时正交解调接收的设计。最后对系统性能进行了测试,并与软件解调结果进行了对比,验证了设计的正确性。     

用复系数数字FIR滤波器实现超宽带正交解调接收系统的幅相误差校正

本文首先对影响正交解调结构超宽带接收系统性能的幅相误差作了简要分析,随后提出了用复系数FIR滤波器实现整个系统幅相误差校正的方案,并推导出一种设计幅相校正FIR滤波器的算法,最后给出了一个用此方案实现超宽带系统幅相误差校正的实例.     

无线气象传真软件接收机解调模块设计与实现

阐述了无线气象传真软件接收机的应用前景,分析了气象传真软件接收机的整体结构及解调模块在其中的重要作用;根据世界气象组织对无线气象传真传输的有关规范,采用数字正交解调的方法对气象传真信号进行解调,并通过Matlab仿真验证了解调算法的准确性和可行性;之后使用VC++对算法进行二次编程,并将其整合至无线气象传真接收软件;最终软件测试表明,采用正交解调方法的软件接收机系统稳定,解调迅速准确,可扩展性强,达到了无线气象传真机预期的研制指标。     

超宽带正交解调接收机的误差分析与数字补偿方法

本文提出了超宽带正交解调接收机的误差分析方法，并且针对超宽带线性调频信号，分析了超宽带正交解调误差对脉冲压缩的影响，然后提出了超宽带正交解调误差的数字补偿方法，在实际系统中获得了比较理想的脉冲压缩输出响应。     

Coherent optical QPSK intradyne system: concept and digitalreceiver realization

A receiver concept based on optical quadrature phase-shift keying (QPSK) and a digital realization of synchronous demodulation including phase synchronization is presented. To keep the signal processing bandwidth low a phase diversity receiver, called an intradyne receiver, with an orthogonal electrical demodulation is proposed. Basic principles of the synchronous orthogonal and digital demodulation are described. After the evaluation of the shot noise limit some aspects of the digital phase-locked loop (PLL) are presented. In a 100-Mb/s transmission system a receiver sensitivity of -51.6 dBm has been measured. The loss in relation to the shot noise limit of -66.3 dBm (18 photons/b) is mostly due to the low local laser power and the influence of the receiver input noise     

QPSK数字解调与FPGA的实现

软件无线电接收机,要求解调模式灵活可变,需设计一个基本的IQ正交解调模型,通过参数设置来改变解调模式。介绍一种四相相移键控（QPSK）的数字解调方案,以现场可编程门阵列（FPGA）来实现NCO、DDS、数字相乘、FIR滤波等关键算法。通过原理设计、Simulink系统仿真、VerilogHDL语言编程和FPGA实现,完成了QPSK数字解调器的电路设计,通过仿真并下载试验,得到了良好的解调质量。     

一种改进结构的数字混频正交变换法

数字正交解调器是软件无线电（SDR）接收机的重要部件,数字混频正交变换法是实现正交解调器的常用算法。本文针对软件无线电中传统数字混频正交变换法算法,根据理论推导,提出一种适用于多频段中频信号的改进结构的数字混频正交变换法。该改进算法将正交解调与低通滤波两个过程结合在一起实现,并且每输入M个输入采样值做一次输出滤波。通过分析和在可编程器件FPGA上的实验表明,该新结构完全实现了数字混频正交变换法,且能较大地减少所占用的FPGA上的RAM和乘法器资源,在相同的FPGA资源条件下,可以较大地提高中频数字正交解调器的邻道隔离性能,或者大幅度提高所允许的前端模数采样器（ADC）的采样频率。      

基于误差校正的双频连续波测距性能分析

针对正交解调接收机通道不平衡的校正问题,利用双频连续波雷达基于快速傅里叶变换比相测距的特点,提出了一种正交解调误差的频域校正方法。首先基于频域分析求出所需要的校正系数,然后实现正交解调误差的校正,达到提高连续波雷达测距性能的目的。通过仿真验证了校正方法的有效性,校正系数的估计方差与克拉美-罗界渐进一致。通过校正后,由通道不平衡引起的测距系统误差被有效地解决,从而改善了双频连续波雷达的测距性能。     

Microprocessor Implementation of High-Speed Data Modems

This paper describes the application of a commercially available microprocessor (Intel 3000 or Signetics 3000) to a flexible data transmitter and data receiver for high-speed data modems. For the transmitter a quadrature modulation scheme is chosen; the receiver is based on phase-shift compensation techniques and coherent demodulation with an externally derived digital carrier. For the realization with the given microprocessor it has been necessary to adapt the way of executing the various operations (especially the multiplications for the digital filtering) to the available computational capabilities. The resulting microprocessor implementations are also suitable for application in the current medium-speed synchronous data transmission systems.     

A Hardware Efficient Passband Equalizer Structure for Data Transmission

A passband digital equalizer is proposed which combines the functions of bandpass filtering and phase splitting with that of adaptive equalization. The new equalizer also provides the in-phase and quadrature outputs required for demodulation. Although input sampling is required at several times the symbol rate (for voice-grade channel applications), outputs need be computed only once per baud. This structure economizes either on front-end analog (phase splitter) filtering or on the number of multiplications required in a digital implementation of a phase splitter and an equalizer. The performance of a receiver incorporating the new equalizer is compared, experimentally, with a receiver using a conventional fractionally spaced (T/2) equalizer.