便携式设备用超低功耗编码解码器

简述超低功耗编码解码器WM8903的特点和应用     

低噪声功率放大器设计

设计了一种满足全双工通信模式的功率放大器。重点介绍了降低输出噪声的设计方法,对分析指标进行了计算;同时对功率放大器热保护电路进行描述;最后给出了测试结果,满足了设计指标要求。该功率放大器已应用于某全双工通信设备且工作良好。     

一种低功耗宽带低噪声放大器

设计了一种应用于无线传感网的低功耗宽带低噪声放大器。通过使用电容交叉耦合的共栅放大器结构来提高增益,同时实现宽带输入阻抗匹配。运用PMOS和NMOS层叠结构实现电流复用,降低了功耗。该低噪声放大器采用0.18 μm SMIC CMOS工艺设计。后仿真结果表明,该放大器在1.8 V电源供电下的功耗仅为0.712 mW,在3 dB带宽0.043~1.493 GHz范围内的峰值增益为20.44 dB,最小噪声系数为4.024 dB,输入3阶交调点为-3.73 dBm。     

一种低功耗双频段低噪声放大器

基于TSMC 0.18 μm CMOS工艺,设计并实现了一种双频段低噪声放大器(DB-LNA)。在输入级中,采用了2个LC并联谐振网络串联结构,结合PMOS管的源极负反馈电感,实现了DB-LNA在双频段的输入阻抗匹配。在放大级中,采用CMOS互补共源放大结构和电流复用技术,在提高系统增益的同时,实现了DB-LNA的低功耗。在输出级中,采用NMOS晶体管作电流源的源跟随器,对信号电压进行缓冲,实现了输出阻抗匹配。利用ADS进行仿真验证,结果表明,该低噪声放大器在1.9 GHz和2.4 GHz 2个工作频段下,其增益(S₂₁)分别为26.69 dB和20.12 dB;输入回波损耗(S₁₁)分别为-15.45 dB和-15.38 dB;输出回波损耗(S₂₂)分别为-16.73 dB和-20.63 dB;噪声系数(NF)分别为2.02 dB和1.77 dB;在3.5 V的工作电压下,静态功耗仅有9.24 mW。     

一种增益可调节的MB-LPC-LNA

采用低噪声有源电感,设计了一种增益可调节的MB-LPC-LNA。在输入级,采用带有噪声抵消支路的有源电感,实现了不同频率下输入阻抗匹配与输入噪声的匹配;放大级采用共射共基-共射电流复用结构,实现了低功耗;在输出端使用了一个电阻负载,实现了输出阻抗匹配。基于Jazz 0.35 μm SiGe BiCMOS工艺库,采用射频集成电路设计工具ADS,对该MB-LPC-LNA的性能进行验证。结果表明,在3.6 GHz和5.6 GHz两个频带下,该LNA的输入输出匹配良好,输入回波损耗分别为-21.9 dB和-21.7 dB,输出回波损耗分别为-23.5 dB和-16.0 dB;反向隔离度良好,均小于-80 dB;噪声性能良好,噪声系数分别为4.33 dB和4.51 dB;电压放大性能良好,增益分别为23.7 dB和23.9 dB;功耗较低,分别为14.9 mW和15.4 mW;线性度良好,IIP3和OIP3分别为-9 dBm和13 dBm。     

CMOS全差分超宽带低噪声放大器

文中给出了一个应用于超宽带射频接收机中的全集成低噪声放大器,该低噪声放大器采用了电阻并联负反馈与源极退化电感技术的结合,为全差分结构,在Jazz0.18μm RF CMOS工艺下实现,芯片面积为1.08mm2,射频端ESD抗击穿电压为1.4kV。测试结果表明,在1.8V电源电压下,该LNA的工作频带为3.1～4.7GHz,功耗为14.9mW,噪声系数(NF)为1.91～3.24dB,输入三阶交调量(IIP3)为-8dBm。     

S波段超低噪声放大模块研制

通过对各种反馈网络的研究，确定了一种合适的反馈电路。并合理选择有源器件，最终在Ｓ波段得到噪声温度３０Ｋ、功率增益３４ｄＢ、输入输出驻波比１．３、体积仅为３５ｍｍ×２５ｍｍ×１０ｍｍ的实验结果。     

环行器对低噪声放大器性能的改善

基于网络S参数理论,分析了环行器对低噪声放大器性能的影响。设计了一种工作在4.3~5.1GHz的微波晶体管低噪声放大器和铁氧体带线Y结环行器,数值仿真对比了环行器接入前后低噪声放大器的驻波比、稳定性和增益平坦度性能。结果显示接入环行器可以改善放大器的输入匹配,增加稳定性和提高增益平坦度,是一种提高低噪声放大器性能的有效方法。     

高效率低失真功率放大器

引入△-∑转化器中处理量化噪声的方法，对一种新的功率放大器结构进行理论分析。这种新结构结合了线性放大器与非线性放大器各自的优点，同时具有高效率和低失真的特性。理论计算与SPICE模拟结果均表明，它的确是一种有效的功率放大器结构。     

S波段极低噪声超导滤波放大组件

介绍了S波段极低噪声超导滤波放大组件的设计过程,采用了低温仿真建模和拓扑结构优化设计关键技术.该组件将用于接收系统中的的低温接收前端,能提高雷达的灵敏度和有效作用距离.该组件由超导滤波器和低温放大器组成,具有体积小、重量轻、可靠性高等特点.     

4～20GHz超宽带低噪声放大器单片电路

采用分布式放大器设计原理,基于GaAs PHEMT低噪声工艺技术,研制了一款超宽带低噪声放大器单片电路。该款放大器选用分布式拓扑结构,由五级电路构成,为了进一步提高分布式放大器的增益,在每一级又采用了两个场效应晶体管(FET)串联结构。放大器采用了自偏压单电源供电,因为每级有两个FET串联,自偏压电路更为复杂,通过多个电阻分压的方式确定了每个FET的工作点。测试结果表明,该放大器在频率4～20 GHz内,增益大于14 dB,噪声系数小于3.0 dB,增益平坦度小于±1.0 dB,输入驻波比小于1.5∶1,输出驻波比小于1.8∶1,1 dB压缩点输出功率大于10 dBm。放大器的工作电压为8 V,电流约为50 mA,芯片面积为2.0 mm×2.0 mm。     

一种应用于超宽带系统的宽带LNA的设计

结合切比雪夫滤波器,可以实现宽带输入匹配的特性和片上集成窄带低噪声放大器(LNA)的噪声优化方法。提出一套完整的基于CMOS工艺的宽带LNA的设计流程,并设计了一个应用于超宽带(UWB)系统的3~5 GHz宽带LNA电路。模拟结果验证了设计流程的正确性。该电路采用SMIC 0.18μm CMOS工艺进行模拟仿真。结果表明,该LNA带宽为3~5 GHz,功率增益为5.6 dB,带内增益波动1.2dB,带内噪声系数为3.3~4.3 dB,IIP3为-0.5 dBm;在1.8V电源电压下,主体电路电流消耗只有9 mA,跟随器电流消耗2 mA,可以驱动1.2 pF容性负载。     

一种低电压超低功耗动态锁存比较器

提出了一种低电压超低功耗动态锁存比较器。采用了自适应双重衬底偏压技术,在适当时间将比较器进行顺向衬底偏压与零衬底偏压的切换,以取得功耗延时积(PDP)的优势最大化。为解决比较器不工作时静态功耗较大的问题,提出了一种关断结构。该比较器基于SMIC 180 nm CMOS工艺,在400 mV电源电压下进行了前仿真。前仿真结果表明,电路的平均功耗、响应时间、功耗延时积均显著下降。在时钟频率为14.7 MHz时,响应时间为34 ns,功耗为123 nW。     

高速全差分运算放大器再高速数据采集系统中的应用

高速全差分运算放大器以其高集成度,可靠性高,低失真,平衡驱动等特点,被广泛的应用于宽带接收,中频处理等场合.本文以TI公司的高速全差分运算放大器THS4509为例,从电路的平衡设计,增益设定,与ADC的接口,布局布板等方面介绍了全差分运算放大器作为前置放大器的应用.     

基于CMOS工艺的一种低功耗高增益低噪声放大器

采用0.18μm CMOS工艺,两级共源结构实现了低功耗高增益的低噪声放大器设计。共源结构的级联采用电流共享技术,从而达到低功耗的目的。电路的输入端采用源极电感负反馈实现50Ω阻抗匹配,同时两级共源电路之间通过串联谐振相级联。该LNA工作在5.2 GHz,1.8 V电源电压,能提供20 dB的增益(S21为20 dB),而噪声系数为1.9 dB,输入匹配较好,S11为-32 dB。     

低功耗CMOS低噪声放大器的设计

针对低功耗电路设计的需求,提出了一种低功耗约束下CMOS低噪声放大器的设计方法,并与传统的设计方法进行了对比。模拟结果表明,按照该方法基于0.18μm CMOS工艺设计的工作于1.58 GHz的低噪声放大器,在仅消耗1.9 mA电流的条件下,噪声指数小于1 dB。     

超低功耗逐次逼近寄存器型模数转换器的设计

采用逐次逼近方式设计了一个12 bit的超低功耗模数转换器(ADC).为减小整个ADC的芯片面积、功耗和误差,提高有效位数(ENOB),在整个ADC的设计过程中采用了一种改进的分段电容数模转换器(DAC)阵列结构.重点考虑了同步时序产生电路结构,对以上两个模块的版图设计进行了精细的布局.采用0.18 μm CMOS工艺,该ADC的信噪比(SNR)为72 dB,有效位数(ENOB)为11.7 bit,该ADC的芯片面积只有0.36 mm2,典型的功耗仅为40 μW,微分非线性误差小到0.6 LSB、积分非线性误差只有0.63 LSB.整个ADC性能达到设计要求.     

一种超低功耗锂离子电池保护电路设计

基于减少锂离子电池能量的额外损耗,设计了一款超低功耗锂离子电池保护电路.本电路不仅可以对锂离子电池进行全面有效的保护,而且实现了低功耗.利用MOSFET的亚阈值导电特性,使电路消耗的电流小于3μA;并且芯片在检测到过放电时进入到休眠状态,此时电路消耗的电流仅为0.2μA左右,大大减少了不必要的能量损耗.     

S 波段 GaAs 超低噪声限幅低噪声放大器芯片的研制

本文将限幅器嵌入到了低噪声放大器的输入级匹配电路,使得整体限幅放大电路的噪声系数为低噪声放大器的最小噪声系数而不需再加上限幅器的损耗,从而有效降低了整体限幅低噪声放大器的噪声系数。 在此基础上,设计并实现了一款 S 波段限幅低噪声放大器芯片,实现了超低噪声与高耐功率的性能。 测试结果表明,该款芯片在目前相近频段所有限幅低噪声放大器产品中噪声系数最小。 在2. 7 GHz~ 3. 5 GHz 工作频带内,实测噪声系数 NF≤0. 85 dB,增益≥29 dB,带内增益平坦度≤±0. 3 dB,静态工作电流≤25 mA,1 dB 压缩点输出功率≥8 dBm。 在耐功率50 W(250 μs 脉宽、25%占空比)下试验 30 min 后不烧毁,恢复到常温时,噪声几乎无变化。 芯片尺寸为 3 450 μm×1 600 μm×100 μm。     

程控超大功率低频功率放大器的设计

设计了水声雷达系统中的功率放大器,可将正弦交流信号进行滤波、功率放大,使其满足换能器对输入信号的要求。该电路以AT89C52,MAX197以及大功率功放管NJW3281G为核心,通过RS232接口与PC进行通信,实现增益的控制调节,对干扰信号具有良好的抑制作用。经调试该电路工作稳定正常,可对25 Hz~10 kHz频段的交流信号无失真放大,输出功率不低于500 W,10~150 kHz输出功率不低于200 W,输出波形无失真。在输出功率以及功放增益、整机效率方面均满足设计要求。