硅外延层中“雾状”微缺陷对器件性能的影响及改善措施——正面吸除技术及亮片生产工艺

通过实验,证明了n/n~ 外延层经Sirtl浸蚀剂浸蚀后,所形成的“雾状”微缺陷,可导至p-n结的软击穿和低击穿,是降低器件成品率的重要原因之一.针对此种情况,提出了三种在外延层正面吸除杂质的方法:氧化-剥层-腐蚀法,硼扩散结吸收法及磷硅玻璃吸取等,并探索了其工艺条件.实践证明,三种措施都可在不同程度上降低外延层中“雾状”微缺陷的影响而提高器件成品率.为从根本上消除外延层中的“雾状”微缺陷,试建了一套亮片生产工艺,可将外延层中“雾状”微缺陷的密度,降到远低于10~5厘米~(-2)以下而获得亮片.在用此类外延片制作器件时,其管芯成品率可成倍提高.     

三,四探针测试双极电路外延层电阻率的分析

在双极电路生产中,总希望在正片上较为准确地测定外延层的电阻率.一般说来,三探针测试适用于N/N~+、P/P~+型结构的外延层的电阻率的测试;四探针适用于N/P型结构的外延层的电阻率测试.双极电路所使用的外延片,在外延之前已作有局部埋层,这就不能完好地满足三、四探针的测试条件,如果用三、四探针测试这类外延片的电阻率,总会产生不同程度的误差.     

VDMOS用n^—／n^＋高阻厚层外延

本文介绍了高压功率VDMOS器件对外延层的要求;讨论了n~-/n~+高阻厚层外延的工艺难点及解决办法。研制的n~-/n~+高阻厚层外延片已成功地运用于产品开发中,并取得了可喜的结果。     

超薄氧化层制备及其可靠性研究

文章简述了超薄氧化层SiO2,的击穿机理,采用了恒定电流法表征超薄氧化层TDDB效应,并研究了清洗方法,氧化温度,氧化方式等工艺因素对超薄氧化层的可靠性影响.实验表明,在850℃、900℃等高温条件下,可通过干氧N/O分压的方法制备厚度4nm~5nm、均一性小于2.0%超薄氧化层;RCA清洗工艺过程中,APM中的NH3...     

不同工艺超薄栅氧化层的抗击穿特性

对注F、注N以及先注N后注F超薄栅氧化层的击穿特性进行了实验研究,实验结果表明,在栅介质中引入适量的F或N都可以明显地提高栅介质的抗击穿能力.分析研究表明,栅氧化层的击穿主要是由于正电荷的积累造成的,F或N的引入可以补偿Si/SiO2界面和SiO2中的O3≡Si·和Si3≡Si·等由工艺引入的氧化物陷阱和界面陷阱,从而减少了初始固定正电荷和Si/SiO2界面态,提高了栅氧化层的质量.通过比较发现,注N栅氧化层的抗击穿能力比注F栅氧化层强.     

不同工艺超薄栅氧化层的抗击穿特性

对注F、注N以及先注N后注F超薄栅氧化层的击穿特性进行了实验研究,实验结果表明,在栅介质中引入适量的F或N都可以明显地提高栅介质的抗击穿能力.分析研究表明,栅氧化层的击穿主要是由于正电荷的积累造成的,F或N的引入可以补偿Si/SiO2界面和SiO2中的O3≡Si·和Si3≡Si·等由工艺引入的氧化物陷阱和界面陷阱,从而减少了初始固定正电荷和Si/SiO2界面态,提高了栅氧化层的质量.通过比较发现,注N栅氧化层的抗击穿能力比注F栅氧化层强.     

高亮度GaAlAs LED芯片的研制

本文对高亮度GaAlAs LED芯片和外延片的研制原理和工艺进行了研究。实验是在全自动液相外延炉上进行,选用1～1.7℃/min的降温速率,生长了25～30μm的P-Ga_(0.65)Al_(0.35)As和12～15μm的N-Ga_(0.35)Al_(0.65)As外延层;采用微合金工艺制作欧姆接触电极。结果获得GaAlAs LED芯片的性能达到I_v=5.8mcd、V_F=1.74V(I_F=20mA),λ_p=665nm。     

蓝宝石/SiO2/AlN/GaN多层结构表面热应力仿真分析

为了研究蓝宝石/SiO2/AlN/GaN光阴极组件外延片热应力分布及影响因素,以直径d为φ40 mm的GaN外延片为研究对象,利用有限元分析法对其表面热应力分布进行了理论计算和仿真,验证了仿真模型的合理性.分析了外延片径向和厚度方向的应力分布,结果显示:在1200℃的生长温度下,径向区域内的热应力分布比较均匀,热应力变化范围为±1.38%;生长温度在400℃到1200℃范围内,外延层表面应力与生长温度呈近似正比关系.分析了外延片生长温度、蓝宝石衬底和SiO2、AlN过渡层厚度对表面热应力的影响.研究成果可为该类外延片生长工艺研究和低应力外延片的筛选标准制定提供借鉴.     

液相外延HgCdTe的研究

本文对液相外延生长HgCdTe及其汞压控制进行了研究。在理论上对开管滑动系统中汞损失的影响作了分析和计算,提出了准平衡汞压的方法。在实验中设计制作了独特的汞回流装置,实现了对汞压的控制。通过生长工艺的条件实验,得到了各工艺参数影响外延片性能的关系,制备出表面光亮,组分为x=0.2110.002,x=0.280.001的Hg1-xCdxTe外延片。在77K下n型(未退火)和P型外延片的迁移率分别为3.36105cm2/Vs和1.81103cm2/Vs,载流子浓度分别为1.091015cm-3和1.041016cm-3。     

200 mm高阻厚层Si外延技术研究

针对国内市场对200mm Si外延产品需求持续增长,其中高阻厚层产品需求量最大的情况,研制开发了200 mm高阻厚层Si外延片,解决了规模生产中工艺参数控制的稳定性、均匀性和一致性.介绍了一种实用工艺方法,即在常压外延设备上,对200 mm高阻厚层Si外延片的生长进行工艺开发,考虑了该产品生产过程中影响工艺参数的主要因素,在产品结晶质量、自掺杂控制、均匀性控制、背面控制等方面进行了专题研究,得到了良好结果,已应用于规模生产.     

两微米外延N阱CMOS艺的研究

本文描述2μm外延N阱CMOS工艺的研究,在工艺模拟和实验的基础上制定了合理的、可行的工艺流程.在工艺中成功地应用了全离子注入和红外瞬态退火技术.实验结果表明,2μm CMOS 器件具有优良的特性,适合超大规模集成电路的要求.5伏工作电压,21级2μmCMOS反相器环振链的级延时是0.48ns,每级的延时功耗乘积是0.49pJ.P~-/P~+外延层结合N阱伪集电极保护环,可在CMOS电路中最易产生Latch-up的I/O电路部分保证不发生Latch-up.本工艺可以应用于超大规模集成电路的制作.     

300 mm直径硅外延片均匀性控制方法

随着摩尔定律的逐步实现,大直径硅片的应用规模逐渐扩大,然而,大直径硅外延片的片内均匀性成为了外延的主要问题之一.使用具有五路进气结构的单片外延炉生长300 mm直径硅外延片.相对于传统的三路进气结构,五路进气可以分别对硅片表面的5个区域的气流进行调节,实现单独分区调控,从而提升了外延层厚度均匀性的可调性.实验中,采用两步外延方法,进一步提升了片内电阻率均匀性.通过对工艺参数进行优化,300 mm硅外延片的外延层厚度不均匀性达到0.8％,电阻率不均匀性为1.62％(边缘排除5 mm),成功提升了300 mm直径硅外延片的外延层厚度和电阻率均匀性控制水平.     

不同AlGaN层厚度的AlGaN/GaN高电子迁移率晶体管的静态特性

利用金属有机化合物气相外延技术研究了Al Ga N/ Ga N高电子迁移率晶体管(HEMT)结构的外延生长及器件制作,重点比较了具有不同Al Ga N层厚度的HEMT器件的静态特性.实验发现具有较薄Al Ga N隔离层的结构表现出较好的器件特性.栅长为1μm的器件获得了6 5 0 m A/ m m的最大饱和电流密度和10 0 m S/ mm的最大跨导.     

高压VDMOS用外延片的外延参数设计

通过理论计算,对VDMOS器件的外延层厚度和掺杂浓度进行了优化设计,探讨用于VDMOS的外延工艺,讨论了外延层厚度和过渡区的测试方法,提出了有效外延层厚度是影响击穿电压的最关键参数,应用此参数监控外延工艺,提高了片内及批次间的击穿电压一致性.特别通过对600 V的VDMOS外延参数及其器件结果分析得出,用此参数来调整中间和边缘厚度及不同外延设备之间的参数,使同种参数下有效外延层厚度保持相当,则可以大大减少离散性和设备间变差.     

硅N~+/NP连续反型外延生长过渡区的改善

<正>本文给出用外延工艺制备较窄的硅PN结补偿区的一种方法.这种工艺方法是在N型外延层生长结束后,预先通入P型掺杂剂硼烧一定时间,然后再进行P型层的生长,简称掺杂净化工艺.用该方法已能在同一炉中生长P层与N层,浓度与厚度均能较好地控制,制备的P-N补偿区最佳值在0.3μ以内.同时采用氯化氢(1030℃)低温腐蚀工艺,改善了N~+/N的过渡区,N~+/N过渡区≤0.2μ.工艺重复性较好.     

SiO2/4H-SiC界面氮化退火

通过1 300℃高温干氧热氧化法在n型4H-SiC外延片上生长了厚度为60 nm的SiO2栅氧化层.为了开发适合于生长低界面态密度和高沟道载流子迁移率的SiC MOSFET器件产品的栅极氧化层退火条件,研究了不同退火条件下的SiO2/SiC界面电学特性参数.制作了MOS电容和横向MOSFET器件,通过表征SiO2栅氧化层C-V特性和MOSFET器件I-V特性,提取平带电压、C-V磁滞电压、SiO2/SiC界面态密度和载流子沟道迁移率等电学参数.实验结果表明,干氧氧化形成SiO2栅氧化层后,在1 300℃通入N2退火30 min,随后在相同温度下进行NO退火120 min,为最佳栅极氧化层退火条件,此时,SiO2/SiC界面态密度能够降低至2.07×1012 cm-2·eV-1@0.2 eV,SiC MOSFET沟道载流子迁移率达到17 cm2·V-1·s-1.     

含N超薄栅氧化层的击穿特性

研究了含N超薄栅氧化层的击穿特性.含N薄栅氧化层是先进行900C干氧氧化5min,再把SiO2栅介质放入1000C的N2O中退火20min而获得的,栅氧化层厚度为10nm.实验结果表明,在栅介质中引入适量的N可以明显地起到抑制栅介质击穿的作用.分析研究表明,N具有补偿SiO2中O3 Si@和Si3 Si@等由工艺引入的氧化物陷阱和界面陷阱的作用,从而可以减少初始固定正电荷和Si/SiO2界面态,因此提高了栅氧化层的抗击穿能力.     

重掺磷衬底上外延层生长工艺研究

重掺磷衬底上硅外延片是制作集成电路开关电源的肖特基二极管和场控高频电力电子器件的首选产品。重掺磷衬底外延片可以大幅降低压降中半导体部分引起的压降所占的比例。介绍了重掺磷外延片的一种实用生产技术,在高浓度衬底外延后失配现象、杂质外扩抑制方法、减少外延过程中衬底磷杂质的挥发等方面进行了研究。在研究的基础上使用CSD公司的EpiPro5000型外延设备进行工艺试验,采用盖帽层分层生长、变流量赶气和低温度生长等工艺条件控制磷杂质的扩散和挥发,从而减少自掺杂效应,获得良好的电阻率均匀性和陡峭的外延层过渡区。试验结果已成功应用于大规模生产,得到了用户认可。     

Inx—Ga1—xAs／GaAs应变量子阱光学性质

研究了用分子束外延方法生长在GaAs(100)衬底上的In_xGa_(1-x)As/GaAs(x=0.1)应变多量子阱样品,观察了其光荧光谱和光调制反射谱的光谱结构,讨论了有关基态光跃迁和激发态光跃迁性质.根据实验结果给出了能带偏移比值为Q_c=0.69(Q_v=1-Q_c=0.31),并提出有关轻空穴束缚于GaAs层而形成Ⅱ类超晶格的重要佐证.     

高温氧化对SiC MOS器件栅氧可靠性的影响

SiC金属氧化物半导体(MOS)器件中SiO2栅氧化层的可靠性直接影响器件的功能.为了开发高可靠性的栅氧化层,将n型4H-SiC (0001)外延片分别在1 200,1 250,1 350,1 450和1 550℃5种温度下进行高温干氧氧化实验来制备SiO2栅氧化层.在室温下,对SiC MOS电容样品的栅氧化层进行零时击穿(TZDB)和与时间有关的击穿(TDDB)测试,并对不同干氧氧化温度处理下的栅氧化层样品分别进行了可靠性分析.结果发现,在1 250℃下进行高温干氧氧化时所得的击穿场强和击穿电荷最大,分别为11.21 MV/cm和5.5×10-4 C/cm2,势垒高度(2.43 eV)最接近理论值.当温度高于1 250℃时生成的SiO2栅氧化层的可靠性随之降低.