超并行MIMD流水线式多机系统

超并行处理机系统有两个需要解决的瓶颈问题:1.多级互连网络的传输延迟;2.吞吐量.本文提出解决这两个瓶颈问题的新方案——由多级互连网络和存贮器组成的主存贮器充分利用流水线方式,以多股指令流流水线方式执行.就可以从根本上消除主存贮器的传输延迟,并配合使用高速缓冲存贮器消除吞吐量瓶颈.最后给出简要的模拟性能评价结果.     

纵横开关性能研究

本文分析了将纵横开关作为多处理机系统的处理机——存贮器互连网络时的有效存贮器带宽。对已有的模型做了进一步扩展,探讨了当处理机的访存请求为任意分布时的模型,并通过模拟实验讨论了模型的适用范围。     

多级互连网络有效带宽研究

1.基本假定 大型多处理机系统的处理机——存贮器互连网络往往采用多级网络.文献[1]讨论了当处理机访存请求为均匀分布时,Delta网络的有效存贮器带宽。文献[2]在此基础上分析了当存在偏爱存贮体时的有效带宽。设处理机数为P,存贮体数为M,文献[2]的分析基于如下假定:     

可重组合并行处理系统的互连方法(下)

五、共享通路网络一个共享通路网络可以递归地定义为一种通信网络。这种通信网络可以用于两个以上的处理机,或用于由开关单元互连的一组共享通路网络,而这些开关单元则可在这些通路之间建立连接或断开连接。根据开关单元的复杂性和通路的个数,可以将共享通路网络与前面讨论过的多级开关网络区别开来。在多级开关网络中,至少有N条通路把上一级连到下一级,因此至少有n级。每级包括有若干个开关单元。在需要时这些开关单元能够选择两条或多条     

数据流处理机的性能分析

数据流处理机被构造成一个包通信系统。处理机的各个部份由几个互连网络连接起来,这些互连网络存在着许多固有的并行性,而各部份通过大小固定的信息包进行通讯,通过研究互连网络中的包的流动情况,可以确定数据流处理机的处理能力,这而些网络的结构影响着处理机的实际性能。由于互连网络中的冲突,处理机中一条指令的执行时间可有很大的变化。通过研究这一冲突所引起的延误来测量数据流处理机的性能并通过分析其最好和最坏情况下的延误来确定适当的网络结构和一个机器的处理速率。     

一个存贮访问控制器的设计

由于大型高速并行计算机系统的发展,对主存贮器的速度和容量的要求也越高。原在中小型计算机中,简单的存贮器控制已不适应大型机系统中对主存控制的需要。随着计算机系统结构,以中央处理机为中心发展到以主存贮器为中心来组织计算机,并业已采用LSI电路和半导体存贮器作主存,以分布式计算机概念来组织计算机系统的发展,存贮控制器,将用来作为协调和控制分散开的处理机的重要互连接口部件。特别是随着单片LSI微处理机,多处理机系统结构的发展,使存控部件将成为一个互连子系统,来     

高速缓冲存贮器

<正> 8.1 概述 186机的高速缓存是一个与主存相比容量上较小而速度上又较快的存贮器,它配制在处理机之内,是处理机的一部分,同时又是主存贮器的一部分。(见图9.1)。因此,也可以把它看成主存贮器的缓冲存贮器。 如果所有的指令和数据均放在主存贮之     

多处理机系统中存贮器的有效频带 B_m~u=F(m,λ,μ)

本文以排队论为工具建立了紧耦合多处理机系统中存贮器的排队模型,并通过对存贮体忙期的分析,得出了存贮器有效频带的解析表达式,且深入地研究了在保证存贮器有效频带最大的情况下,处理机的访存请求率λ、存贮体的服务率μ和存贮体数m 三者之间的关系。     

CDC CYBER 200型号203计算机系统(续)

<正> 向量处理机向量处理机包括一个流部件,两个浮点流水线和一个字串部件。向量处理机指余和流控制信号由流部件发出。在标量处理机执行标量指令有空闲,不与向量运算发生冲突时,流部件从标量处理机接收译码后的指命,并予以执行。流部件管理中央存贮器与向量流水线之间的数据流。流水线1(VF1)用于向量加/减和乘法运算,而流水线2(VF2)用于向量加/減,     

多级互连网络的故障诊断和自校验

互连网络是大型并行和分布式处理机系统中的一个重要部件,它的可靠工作影响到整个系统的可靠性和可用性。本文首先讨论一类拓扑结构上等效的多级互连网络的故障诊断,提出一种比较简单而对故障模型限制又小的故障定位方法。单故障的故障定位测试集大小为2(log_2N 2),最多进行8(logM 1)次测试,然后提出多级互连网络的自校验方法以及相应的容错方法。     

先行控制技术

为解决快速部件(处理机)和慢速部件(主存贮器)之间的速度匹配,HDS—9采用了先行控制技术。从系统结构角度看,先行控制部件(XK)好比在处理机和存贮器之间增加了一个信息缓冲站,高速处理机直接与它沟通,摆脱了慢速存贮器的束缚。这里介绍HDS—9有关操作数的先行控制技术。     

总线互连机群系统上的静态任务调度

与大规模并行处理（ＭＰＰ）系统相比,基于总线互连的机群系统是一种较为廉价的并行计算环境,文中提出了一个基于总线互连机群系统上的静态任务调度算法。在该算法具有３个主要特点：（１）由于不同处理机之间的通信都必须通过共享总线,故在调度时将总线与处理机一些看成是资源加以分配;（２）针对总线适合于广播的特点,在调度中考虑了广播,地于某些应用而言可以大大通信次数,（３）在确定任务在某个处理机上的开始执行时间以     

多级互连网络结构研究

为了扩充现有各种多级互连网络的功能,实现网络的普适性,本文提出了对它们进行结构改动以构成组合型、双向型、互补型多级互连网络的方案。上述三种类型的网络具有两次通过实现任意置换的能力,其中,并行处理常用置换能在O(log_2N)时间内实现。     

二次通过IBNC网络的终端标记控制算法

M.C.Pease提出的IBNC(Indirect Binary n-Cube)网络能以间接的办法按方体结构实现处理机结点之间的互连,使处理机的端口数与系统的规模无关,因而被命名为 “间接二进制n方体网络”,N=8的结构如图     

大容量半导体存贮器

本文对采用双极晶体管技术的集成电路存贮器与采用各种绝缘门场效应晶体管(IGFET)存贮器进行了比较。P沟道IGFET存贮单元与双极晶体管存取电路结合,似乎能提供所希望的一些特性。文章考虑了存贮机构、单片设计、封装及互连等问题。在半导体存贮器中,梁式引线密封结工艺比其它封装和互连工艺有更大的优越性。 作者考察了兆位计算机存贮器设计中的某些问题,着重考察了有关功耗,互连、可靠性、维修、造价等问题。最后对基于现有技术的兆位半导体存贮器可能具有的特性与磁芯存贮器,平面薄膜存贮器和磁环线存贮器的特性进行了比较。从这些调查研究中得出结论:半导体存贮器不管在小容量或在大容量存贮器应用中都大有前途。     

多级二元开关互连网络的结构分析

多年来,随着通信和多处理机系统的深入发展,具有不同特点的各种多级二元开关互连网络及有关拓扑等价的研究,已经取得了许多成果。本文在这些基础上,运用N阶对称群中置换及对置换定义的特殊运算(*积),建立了网络拓扑特征、拓扑结构和串、并联网络的拓扑特征公式,有效地解决了一般的多级二元开关网络拓扑等价等问题,获得了较好的结果。     

用于RISC体系结构中的CACHE缓存设计与实现

一、前言 为了提高计算机系统的性能,结构设计者急待要解决的问题之一是使处理机与主存贮器在速度上实现匹配,以保证处理机接近“全速”工作。通常采用的方法是在处理机与主存之间插入一个高速缓冲存贮器——cache存贮器。cache存贮器是一个小容量、高速的缓冲器。它暂时     

MC68010-16位虚拟存贮微处理器(三)

五、处理状态本节叙述MC68010与执行指令有关的正常处理以外的工作情况,状态寄存器中管理部分的备功能位,包括:管理/用户位、跟踪允许位、处理机中断优先权屏蔽位。最后叙述在异常情况下存贮器访问的过程和处理器所做的工作。 MC68010总是处在正常、异常或停机这三种状态之一。正常处理状态与指令执行有关,存贮器访问是取指令和操作数并保存结果。正常状态的两个特殊情况     

基于NS2的改进O－LOAD路由的设计与实现

针对目前LOAD路由存在的个别节点能量消耗过快导致整个网络瘫痪以及路由请求频繁的问题,提出改进O－LOAD路由协议,加入能量模型作为路由代价之一并且设计备用路由,当活跃路由失效时,更新备用路由为活跃路由。经过NS2平台对O－LOAD路由进行仿真,结果证明O－LOAD路由具备高数据投递率和低路由开销的优点,同时有效延长了网络的生存时间。     

电子交换系统微程序自校验控制复合装置的维修技术

本文叙述了一台交换复合装置的设计中所采用的种种故障检测、例行程序考验、和诊断技术。与别的电子交换系统(ESS)处理机不同,该处理机完全是自校验的。 由于充分发挥微程序设计和实时余量(excess real time),只需增添少量设备就可以并行检测出处理机中大多数的故障。如果从开始方案设计时就注意对硬件、软件、和维修能力等进行全面考虑和调整,就能把这样的自校验性能运用到机器的设计上。 硬件校验对处理机的故障检测起着重要作用。这些技术包括奇偶校验、译码器的N中取1校验、双规判别、总计时器、以及自校验的时钟机构。采用微程序挖制的错误检测技术包括寄存器——寄存器传送的全符合校验、保证指令按正确的次序执行的顺序校验、和存贮器的先写后读校验。 处理机的多数故障由上述的一种技术并行检测。不能并行检测的那些故障(通过用计算机模拟辨别)和维修逻辑用频繁的程序考验来校验。通过处于指令级或微指令级的处理机以及用本机维修中心执行程序考验。当呼叫存贮器(CS)中有故障时,例行程序考验还参与决定出现故障的设备。对简化诊断过程方面作了深入的研究。处理机的组装和所提供的测试通路为许多故障的诊断分辨提供了方便。 处理机实现所有这些特性的详细的门电路设计已经完成。为了验证自校验的