板级电路模块振动结构优化技术研究

以特定板级电路模块为研究对象,建立有限元模型.运用ANSYS分析软件对影响板级电路固有频率的主要结构参数进行灵敏度分析,从而得到各设计参数和板级电路模块一阶固有频率的关系.然后以灵敏度分析为理论依据进行结构优化设计,在优化过程中,目标参数逐步逼近于最优解,每一步优化设计变量求取新的灵敏度来确定搜索方法,然后进一步优化,从而使设计参数能很快达到最优解或较优化解.     

超高速专用集成电路的优化和可靠性设计

从电路逻辑方式、功能电流、制作工艺和单元电路结构几方面分析了专用集成电路的优化设计，并结合正交设计技术给出了最佳方案，针对电路常见的各种失效模式，提出了相应的改进措施，作为设计实例，采用正交设计技术对一种时序分配器进行优化和可靠性设计，获得了满意的效果。     

微电路模块板级磁芯组装失效机理与工艺设计

板级磁芯是国防军工及航空航天领域使用的微电路模块的重要组成部分,其组装的可靠性对产品性能起着至关重要的作用。为从根源上解决板级磁芯粘接的可靠性问题,文中通过分析板级磁芯粘接失效机理,创新性地引入可靠的磁芯粘接胶和新的灌封工艺设计,对磁芯粘接胶和灌封工艺进行针对性的探索;并采用含玻珠的新磁芯粘接胶对板级磁芯进行粘接,淘汰真空浸入式灌封而采用新的旋转灌封工艺,形成高可靠的板级磁芯组装工艺技术,彻底地解决板级磁芯粘接面开裂的问题。研究得出：板级磁芯组装失效的根源是磁芯粘接力不足以抵抗环境试验和产品内部的灌封胶应力,采用新型板级磁芯粘接胶、改进灌封方式和磁芯填充工艺是避免板级磁芯组装失效的有效工艺途径。     

基于ANSYS的板级电路热分析及布局优化设计

为了在设计阶段预测电子系统的散热问题,运用ANSYS对板级电路进行建模、加载,得到温度场的分布;通过元器件的布局优化分析得到了合适的布局方案,对比分析了考虑散热措施时的温度场分布;根据分析结果对板级电路热设计时元器件在PCB上的布局提出了合理化建议。     

某光电装备电机驱动电路失效分析

驱动电路的性能很大程度上影响整个系统的工作性能。驱动电路的设计中主要考虑功能和性能等方面的因素。本文首先介绍了某平台的电机驱动电路,然后就实际工作及实验中驱动电路出现的失效信息作以分析,对问题进行总结:导致样品失效原因是由于电机产生的反电动势使功率模块内部的三极管芯片产生表面击穿,致使电源与地短路,产生大电流导致功率模块与继电器以及三极管烧毁。最后并提出了解决方案。     

一种频率合成器的建模优化与电路设计

根据数模混合集成电路系统级和行为级快速验证的需求,设计了一种卫星导航系统射频接收机前端的频率合成器。传统行为级模型一般是基于理想环路进行参数提取,误差较大。为此,首先,分别利用MATLAB和Verilog-AMS对频率合成器建立理想行为级模型与非理想行为级模型,并根据行为级模型提取与优化的环路参数,采用SMIC 180 nm CMOS工艺设计仿真电路级频率合成器;其次,建立MATLAB噪声模型,对电路级各个模块的噪声进行拟合,评估频率合成器系统的整体噪声性能。所提出的频率合成器设计方法对电路级设计具有前瞻性的指导,并有助于电路级的设计优化。     

400G光收发模块优化设计

为了进一步提高光模块光学耦合效率和出光光功率，设计和优化了400G光收发模块，使用带有透镜的无源器件作为光学耦合的重要部件，以提高耦合效率；采用输入/输出缓冲区信息规范（IBIS）模型对光模块的高频电路进行分析与优化；最后，对光模块进行了光学设计、链路仿真和测试。测试结果表明：设计的光收发模块眼图较为清晰，光眼图抖动为2.3 ps左右，各个通道具有较好的一致性，202 s内无误码；信号传输100 m后，未出现丢包情况，系统性能比较稳定。     

GTR的失效分析与快速保护

剖析了ＳＱＤ５０ＡＢ１００型ＧＴＲ功率模块的失效情况，分析了其二次击穿失效机理及引起失交的器件内部和外部原因，设计了一种快速有铲的ＧＴＲ过流保护电路。该电路使用效果显著，且自成单元，可灵活应用于各种场合。‘     

微型高效冲击片雷管起爆系统设计研究

针对现有冲击片雷管起爆系统体积大、效率低的问题,通过分析冲击片雷管起爆机理,选用微体积元件,对PCB板进行精密规划布局,设计了高效率电压转换电路和起爆控制电路,完成了微型高效冲击片雷管起爆系统的设计,该系统主要由电源、控制模块、升压模块、储能模块、起爆电路、放电电路和反馈模块构成。经过对多种不同起爆阈值的冲击片雷管进行重复试验,和现有起爆系统相比,该起爆系统体积大幅度减小,起爆速度得到提高,并且起爆可灵活控制,不会出现误起爆的情况,该系统完成雷管起爆后自动消耗剩余能量,使其更加安全和可靠,对冲击片雷管应用于武器系统有很大的实践意义。     

1.25 G光纤收发器SFP设计与仿真

对千兆SFP光纤收发器中控制电路参数设计及利用Cadence软件进行仿真展开了一定的探讨,提出千兆SFP光纤收发器中控制电路设计方案,分析了光发射模块和接收模块的性能,主要研究了在Cadence互连设计软件平台中,利用高速电路设计和信号完整性的理论,采用仿真分析的方法,对千兆SFP光收发模块进行板级分析设计,并对接收部分MAX3748芯片的SPICE模型的I/O口、MAX3744与MAX3748接口、SFP光收发模块布线进行了仿真分析,从而使电路性能达到最优化.     

RISC-V指令集子集RV32I的译码电路设计与优化

面向RISC-V处理器五级流水线数据通路，设计了基于FPGA的RISC-V指令集子集RV32I的指令译码电路。电路分为主译码电路和程序计数器输入选择(PCSel)译码电路，使用Verilog HDL编程设计，并进行了系列优化:使用时序约束工具分析时序状态，设定约束后对电路进行综合，降低电路延迟;利用无关项化简组合逻辑，减少模块输入输出项，减少电路级联;构建独立的32位串并行数值比较器;插入流水线，提高电路工作频率。电路基于FPGA芯片CycloneⅣEP4CE6F17C6进行设计，使用Quartus Prime 17.1对电路进行仿真，仿真结果表明:在Slow 1 200 m V 85℃条件下，指令译码电路达到295.6 MHz的工作频率，相比同类设计具有高速和低资源消耗的特点。     

小型化和无铅互联的板级电路设计

电子元器件的微小型化以及电气互联的无铅化要求,给面向PCA制程的设计带来一系列新挑战.首先对电子元器件小型化和PCB组装无铅化发展的技术趋势进行了分析,从系统设计、元器件选择、PCB设计等角度对板级电路可制造性进行了归纳与总结,最后针对如何正确处理有铅与无铅的兼容性问题提出建议.这些经验与建议可以应用于板级电路的工程设计过程中.     

双界面智能卡芯片模拟前端ESD设计

双界面智能卡芯片静电放电(ESD)可靠性的关键是模拟前端(AFE)模块的ESD可靠性设计,如果按照代工厂发布的ESD设计规则设计,AFE模块的版图面积将非常大.针对双界面智能卡芯片AFE电路结构特点和失效机理,设计了一系列ESD测试结构.通过对这些结构的流片和测试分析,研究了器件设计参数和电路设计结构对双界面智能卡芯片ESD性能的影响.定制了适用于双界面智能卡芯片AFE模块设计的ESD设计规则,实现对ESD器件和AFE内核电路敏感结构的面积优化,最终成功缩小了AFE版图面积,降低了芯片加工成本,并且芯片通过了8 000 V人体模型(HBM) ESD测试.     

基于ANSYS/LS-DYNA板级焊点跌落分析

研究了不同跌落条件对板级焊点跌落时的应力变化影响。运用有限元软件ANSYS的LS-DYNA模块对电路板组件进行建模与跌落分析,比较不同跌落高度和不同刚性跌落面下板级焊点的应力变化。结果发现:通过LS-DYNA模块对电路板组件进行跌落仿真,能更加真实地反映出电路板组件的跌落情况。跌落后焊点的应力集中区域出现在焊点与靠近封装一侧的接触面边缘处,且跌落高度越高,焊点的最大应力值越大;接触面材料刚性越大,焊点应力分布越大,焊点越容易失效。     

IGBT驱动电路模块化设计

IGBT功率开关器件应刚广泛，本文针对可驱动不同等级1GBT模块的驱动电路进行了模块化设计。该驱动模块包括接口选择模块、功能选择模块、电源模块、驱动与保护模块以及功率补充模块。分析了各部分模块的内部电路原理及功能，并通过试验实现了各项功能，证明该模块设计的合理性。     

串行通信系统接口模块的设计与优化

串行通信系统以硬件资源简单、抗干扰强、易于实现等特点在数据通信及控制系统中得到了广泛的运用。本文以FPGA为实现平台,基于UART16550通信协议及工作原理完成高性能串行通信系统接口模块的完整功能设计与优化。采用三段式状态机设计方法和EDA优化、电路优化等优化手段完成设计及优化。优化后的设计系统时钟频率最高达到166MHz,功耗降低了63．9％,达到0．147W,且给出了典型波特率115200下的板级测试数据和Matlab分析结果。实验结果证明功能正确且稳定可靠。     

2003全国大学生电子设计竞赛一等奖 宽带放大器(B题)

本设计由三个模块电路构成：前级放大电路(带AGC部分)、后级放大电路和单片机显示与控制模块。在前级放大电路中，用宽带运算放大器AD603两级级联放大输入信号，输出放大一定倍数的电压，经过后级放大电路达到大于8V的有效值输出。ADUC812的单片机显示、控制和数据处理模块除可以程控调节放大器的增益外，还可以实时显示输出电压有效值。     

电动汽车用非车载充电桩后级DC模块设计与实现

根据电动汽车充电的非车载充电桩后级DC模块主要技术指标,提出了以Boost-Buck变换器拓扑作为主电路的设计方案。对主电路功率器件进行选型与分析,对控制电路,采样电路,驱动电路以及通信电路等进行设计。最后搭建了DC模块实验平台,实验获取了主电路波形和驱动电路波形,同时对DC模块全功率范围效率进行测试,实验结果验证了系统满足设计指标的要求。     

灌封式模块电源板级感性器件的粘接可靠性

通过对灌封式模块电源板级感性器件的粘接可靠性进行有限元分析,对选用的环氧树脂胶进行优化选型,解决了灌封式模块电源板级感性器件粘接面开裂造成模块电源失效的问题,从而建立了灌封式模块电源板级感性器件粘接的工艺平台.     

一种STN-LCD驱动电路的可靠性分析与设计

文章主要对一种常规的小规模STN-LCD驱动电路在使用过程中出现的可靠性失效问题进行分析和讨论,对在干扰环境中工作的集成电路的芯片级的抗干扰和可靠性设计提出了一些建议及总结。在实际分析过程中,采用模拟再现实际使用环境进行实验等方式,对电路出现的失效现象进行再现和定位。通过对失效结构的设计线路和失效机理的分析,对具体引起失效的上电复位结构和通信端口结构进行了设计改进。目前,经过实际流片和测试,改进方案通过了验证。