深亚微米MOSFET二维数值模拟的若干结果

对溶亚微米器件，由于工作电压下降，要求重新确定ＬＤＤ和常规ＭＯＳＦＥＴ在ＶＬＳＩ中的作用。本文从基本器件数理方程发出，对深亚微米常规及ＬＤＤ ＭＯＳＦＥＴ的器件特性、热载流子效应及短沟道效应进行了二维稳态数值模拟，指出了常规和ＬＤＤ ＭＯＳＦＥＴ各自的局限性，明确了在深亚微米ＶＬＳＩ中，ＬＤＤ仍然起主要作用。     

亚微米自对准硅化钛CMOS工艺

本文对两步快速热退火形成ＴｉＳｉ２的工艺及其工艺的兼容性、ＴｉＳｉ２的物理化学物性进行了研究，结合ＬＤＤ结构，形成了两步快速热退火亚微米自对准硅化钛ＣＭＯＳ工艺，并应用于集成电路的制造，改善了电路性能。     

SOI LDD MOSFET的栅电流的模拟

本文介绍一种采用载流子总量方法分析ＳＯＩ ＭＯＳＦＥＴ器件特性及热载流子效应的数值模型。使用专用模拟程序ＬＡＤＥＳ７联解器件内部二维泊松方程、电子和空穴的连续性方案。ＬＡＤＥＳ７可用于设计和预测不同工艺条件、几何结构对器件性能的影响。该模型直接将端点电流、端点电压与内部载流子的输运过程联系在一起，可准确地模拟ＳＯＩ ＭＯＳＦＥＴ器件的特性并给出清晰的内部物理图象。本文给出了ＬＡＤＥＳ７软件模拟的部     

薄膜SOIMOSFET浮体效应的抑制优化研究

本文根据所建浮体效应物理模型，研究了器件参数对ＳＯＩＭＯＳＦＥＴ浮体效应影响关系．研究结果表明，降低源漏掺杂浓度、减小体区少子寿命、采用优化的硅膜厚度、以及在保持器件全耗尽的情形下适当提高沟道掺杂浓度等，可以有效地抑制浮体效应，提高器件的源漏击穿电压，这些参数在工艺上可以对应采用ＬＤＤ＆ＬＤＳ的ＭＯＳ结构、准确控制的沟道缺陷工程以减小少子在ＳＯＩ体区的复合寿命等，为从工艺设计上进一步改善ＳＯＩＭＯＳＦＥＴ的器件特性打下理论基础．     

深亚微米低压CMOS IC的ESD保护方法

详述了目前用于亚微米ＣＭＯＳＩＣ的静电放电保护方法,比较了它们各自的特点,并详细阐述了栅耦合ＰＭＯＳ触发／ＮＭＯＳ触发横向可控硅ＥＳＤ保护电路的工作原理。     

O.8μm CMOS LDD器件可靠性实验和分析

针对实验中发现的亚微米ＬＤＤ结构的特殊的衬底电流现象和退化现象，进行了二维器件数值模拟，解释了ＬＤＤ器件退化的原因，最后提出了ＬＤＤ器件的优化工艺条件。     

深亚微米PESD MOSFET特性研究及优化设计

本文对多晶抬高源漏（ＰＥＳＤ）ＭＯＳＦＥＴ的结构作了描述，并对深亚微米ＰＥＳＤＭＯＳ－ＦＥＴ的特性进行了模拟和研究，看到ＰＥＳＤＭＯＳＦＥＴ具有比较好的短沟道特性和亚阈值特性，其输出电流和跨导较大，且对热载流子效应的抑制能力较强，因此具有比较好的性能．给出了ＰＥＳＤＭＯＳＦＥＴ的优化设计方法．当ＭＯＳＦＥＴ尺寸缩小到深亚微米范围时，ＰＥＳＤＭＯＳ－ＦＥＴ将成为一种较为理想的器件结构     

深亚微米PESD MOSFET特性研究及优化设计

本文对多晶抬高源漏（ＰＥＳＤ）ＭＯＳＦＥＴ的结构作了描述，并对深亚微米ＰＥＳＤＭＯＳ－ＦＥＴ的特性进行了模拟和研究，看到ＰＥＳＤＭＯＳＦＥＴ具有比较好的短沟道特性和亚阈值特性，其输出电流和跨导较大，且对热载流子效应的抑制能力较强，因此具有比较好的性能．给出了ＰＥＳＤＭＯＳＦＥＴ的优化设计方法．当ＭＯＳＦＥＴ尺寸缩小到深亚微米范围时，ＰＥＳＤＭＯＳ－ＦＥＴ将成为一种较为理想的器件结构     

热载流子应力感应n-MOSFETsGIDL特性退化的机理

对不同栅氧化物ｎ－ＭＯＳＦＥＴｓ的ＧＩＤＬ（Ｇａｔｅ－ＩｎｄｕｃｅｄＤｒａｉｎＬｅａｋａｇｅ）特性在不同热载流子应力下的退化行为进行了研究．发现ＧＩＤＬ的漂移对栅电压十分敏感,在ＶＧ＝０．５ＶＤ的应力条件下呈现最大．通过对漏极附近二维电场及载流子分布的模拟,引入“亚界面陷阱”概念,对所涉及的机理提出了新见解,认为：在应力期间,亚界面和体氧化物空穴陷阱的解陷分别相应于ＶＧ＝０．５ＶＤ和ＶＧ＝ＶＤ两种典型应力下ＧＩＤＬ的漂移．实验还观察到Ｎ２Ｏ氮化,特别是Ｎ２Ｏ退火ＮＨ３氮化的ｎ－ＭＯＳＦＥＴｓ比常规热氧化ｎ     

利用电子束掺杂技术制备微米,亚微米P—MOSFET器件

本文对辉光放电电子束在ＭＯＳＦＥＴ中的应用进行研究。结果表明，利用辉光放电电子束掺杂方法成功地实现了微米、亚微米Ｐ－ＭＯＳＦＥＴ。器件的漏流小，Ｉ－Ｖ特性好，源漏结浅、均匀和横向掺杂效应小。此方法与常规ＭＯＳ工艺兼容，所需的设备结构简单、操作方便，价格低廉，易于推广到ＶＬＳＩ中去。     

利用电子束掺杂技术制备微米、亚微米P－MOSFET器件

本文对辉光放电电子束在ＭＯＳＦＥＴ中的应用进行研究．结果表明，利用辉光放电电子束掺杂方法成功地实现了微米、亚微米Ｐ－ＭＯＳＰＥＴ．器件的漏流小，Ｉ－Ｖ特性好，源漏结浅、均匀和横向掺杂效应小．此方法与常规ＭＯＳ工艺兼容，所需的设备结构简单、操作方便，价格低廉，易于推广到ＶＬＳＩ中去．     

双固相外延技术及高性能1μmCMOS／SOS器件的研究

本文较为详细地介绍了能有效地改善ＳＯＳ材料结晶质量的双固相外延ＤＳＰＥ工艺，给出了优化的工艺条件．通过比较用ＤＳＰＥ及普通ＳＯＳ材料制作的ＣＭＯＳ／ＳＯＳ器件和电路的特性可以看出，采用ＤＳＰＥ工艺能显著改善ＳＯＳ材料的表面结晶质量，应用ＤＳＰＥ工艺在硅层厚度为３５０ｎｍ的ＳＯＳ材料上成功地研制出了沟道长度为１μｍ的高性能ＣＭＯＳ／ＳＯＳ器件和电路，其巾ＮＭＯＳＦＥＴ及ＰＭＯＳＦＥＴ的泄漏电流分别为２．５ｐＡ和１．５ｐＡ，１９级ＣＭＯＳ／ＳＯＳ环形振荡器的单级门延迟时间为３２０ｐｓ．     

SOI／SDB COMS环形振荡器的研究

本文主要研究了硅片直接键合技术制备ＳＯＩ材料，并在此材料上采用全离子注入硅栅工艺制造了１μｍ沟道ＣＭＯＳ环形振荡器。由于ＳＯＩ。ＳＤＢ中的硅膜保持着本体硅的性质，故所得陪管的特性比较好，（迁移率：ＮＭＯＳ为６８０ｃｍ２／Ｖ·ｓ，ＰＭＯＳ为３７０ｃｍ２／Ｖ·ｓ，跨导：ＮＭＯＳ为３８ｍＳ，ＰＭＯＳ为２５ｍＳ）。但发现ＭＯＳ管具有“Ｋｉｎｋ”效应，随着硅膜厚度的减小，“Ｋｉｎｋ”效应有所抑制。实验所得ＣＭＯＳ１９级环形振荡器的单级延时为０．７９ｎｓ，由此可见，ＳＯＩ／ＳＤＢ材料在ＶＬＳＩ中将有很大的发展前景     

热载流子退化对MOS器件的影响

介绍了评价热载流子注入效应的加速寿命试验，针对具体的工艺线，提取了MOS管加速寿命试验的模型参数，以阈值电压变化10mV为失效判据，分别对0．8μm和0.6μm工艺线的热载流子注入效应进行了评价。整个测试过程由程序控制，设备精度高，使用简便，适用于亚微米和深亚微米工艺线的可靠性评价。     

短沟道SOI／SDB CMOS器件性能研究

利用硅栅自对准分离子注入工艺制备了ＳＯＩ／ＳＤＢ ＣＭＯＳ器件，讨论了该器件的短沟道效应、“Ｋｉｎｋ”效应以及ＳＯＩ硅膜厚度对ＮＭＯＳ、ＰＭＯＳ管参数的影响。     

用于亚微米CMOS的轻掺杂漏工艺

本文研究了轻掺杂漏工艺对器件特性的影响。优化了轻掺杂区离子注入的剂量和能量。优化的ＳｉＯ２侧墙ＬＤＤ工艺有效地抑制了短沟道效应。研制成功了沟道长度为０．５μｍ的ＣＭＯＳ２７级环振电路，门延迟为１７０ｎｓ．     

MOSFET开态热载流子效应可靠性

综述了近年来ＭＯＳＦＥＴ的热载流子效应和可靠性的问题。总结了几种热载流子,并在此基础上详细讨论了热载流子注入（ＨＣＩ）引起的退化机制。对器件寿命预测模型进行了总结和讨论。为ＭＯＳＦＥＴ热载流子效应可靠性研究奠定了基础。     

深亚微米薄层SOI/MOSFET’s热载流子效应分析

本文从二维模拟热载流子注入电流入手，讨论了不同硅层厚度、栅氧厚度和掺杂浓度对薄层深亚微米ＳＯＩ／ＭＯＳＦＥＴ’ｓ热载流子效应的影响．模拟结果表明，对于不同的硅层厚度，沟道前表面漏结处的载流子浓度对热载流子效应起着不同的作用，有时甚至是决定性的作用．沟道前表面漏结处的载流子浓度和沟道最大电场一样，是影响薄层ＳＯＩ／ＭＯＳＦＥＴ’ｓ热载流子效应的重要因素，这也就解释了以往文献中，随着硅层减薄，沟道电场增大，热载流子效应反而减小的矛盾．模拟也显示了在一定的硅层厚度变化范围内（６０～１００ｎｍ），器件热载流子效应     

漏雪崩应力热载流子注入引起的MOSFET退变特性研究

本对亚微米ＭＯＳＦＥＴ在漏雪崩恒流应力（ＤＡＳ）条件下热载流子注入引起的退变现象做了实验研究，实验结果表明：在一般的恒流应力条件下，栅氧化层中由空穴注入形成的空穴陷阱电荷对器件特起主要影响作用，恒流应力过程中，任何附加的电子注入都可使器件退变特性发生明显变化。实验结果还证实，漏雪崩应力期间形成的空穴陷阱电荷可明显降低器件栅氧化层的介质击穿特性。     

重掺多晶氧化法LDD-CMOS高性能电路的优化设计与研制

对重掺多晶氧化法(HDPO)应用于LDD IC中的工艺条件进行了优化,并实现了HDPO-LDD电路.研究了HDPO-LDD器件的性能和热载流子效应,同时对器件进行计算机模拟,对HDPO-LDD进行优化设计,获得了优化参数.综合优化设计的工艺条件和参数,成功地应用于亚微米NMOSFET,1μm沟道长的CMOS CD4007电路,2μm沟道长的CMOS 21级环振和2.5μm沟道长的LSI CMOS IC,性能优良,高速,稳定,可靠.