基于新型非制冷IRFPA读出电路的带隙基准源

设计了一种用于新型非制冷IRFPA读出电路的低温漂的低压带隙基准电路.提出了同时产生带隙基准电压源和基准电流源的技术,通过改进带隙基准电路中的带隙负载结构以及基准核心电路,基准电压和基准电流可以分别进行温度补偿.在0.5 μm CMOS N阱工艺条件下,采用spectre进行模拟验证.仿真结果表明,在3.3 V条件下,在-20℃～100℃范围内,带隙基准电压源和基准电流源的温度系数分别为35.6×10-6℃-1和37.8×10-6℃-1.当电源电压为3.3V时,整个电路的功耗仅为0.17mW.     

一种用于新型非致冷红外焦平面阵列读出电路的基准电流源

设计了一种用于新型非制冷红外焦平面阵列读出电路的低温漂、无电阻基准电流源。首先通过二阶补偿的无电阻带 隙基准电路得到基准电压$V_{_{REF}}$,然后将其接到一个NMOS输出管上;通过调节$V_{_{REF}}$使得该输出管工作在零温 漂区,最终产生一个与温度无关的基准电流$I_{_{REF}}$。在CSMC 0.5$\upmu$m CMOS工艺条件下,采用spectre软件进行了模拟验证。 测试结果表明,在0℃ $\sim$ 120℃的温度变化范围内,输出电流的波动小于4$\upmu$A;当电源电压为3.3V时,整个电路的功 耗仅为0.94mW。     

一种新型无运放CMOS带隙基准电路

介绍了带隙基准原理和常规的带隙基准电路,设计了一种新型无运放带隙基准电路。该电路利用MOS电流镜和负反馈箝位技术,避免了运放的使用,从而消除了运放带隙基准电路中运放的失调电压和电源抑制比等对基准源精度的影响。该新型电路比传统无运放带隙基准电路具有更高的精度和电源抑制比。基于0.18μm标准CMOS工艺,在Cadence Spectre环境下仿真。采用2.5V电源电压,在-40℃～125℃温度范围的温度系数为6.73×10-6/℃,电源抑制比为54.8dB,功耗仅有0.25mW。     

一种低电源电压带隙基准的设计

设计了一种可以工作在1V电源电压下的CMOS带隙基准。普通的带隙基准是通过VBE(双极型晶体管的基极-发射极电压)和kVT(VT=k·T/q)的和来实现输出基准电平,由于器件本身的特性而决定了其输出电平一般在1.25V左右。本文的带隙基准通过两个分别正比于VBE和kVT和的电流的叠加来实现低电平输出。使用SMIC0.35um模型仿真,得该电路的输出电平为506mV。     

一种新型无运放的带隙基准电路

设计了一种新型无运放的带隙基准电路,利用电流镜和负反馈技术省去了运放,消除了运放带隙基准电路中失调电压对基准精度的影响,提升了电源抑制比。相比于传统的无运放带隙基准结构,该新型电路具有更高的精度和电源抑制比。基于0.35μm的BCD工艺,在Cadence Spectre环境下进行了仿真。在5 V电源电压下,电源抑制比为79 d B,-40~125℃温度范围内的温度系数为4.2×10-6/℃。     

非制冷红外焦平面读出电路用带隙基准电压源

提出了一种高精度、低功耗、小面积的电流型CMOS基准电压源以满足非制冷红外焦平面(IRFPA)读出电路对基准电压源模块的要求。设计中采用两种分别具有正负一阶温度系数的电阻,通过对基准电压源的高阶温度系数进行补偿,获得更好的温度系数TC(Temperature Coefficient)。通过使用共源共栅结构代替传统的运放,节约了传统运放和偏置电路的功耗,并且具有出色的电源电压抑制比PSRR(Power Supply Reject Ratio)。该设计使用标准0.18 m CMOS工艺实现,工作电压3.3 V,-40~120 ℃温度范围内,输出基准电压温度系数约为3.7 ppm/℃,PSRR约为-78 dB@1 kHz,在25 ℃时消耗电流6.3 A,消耗芯片面积仅230 m100 m,所提出的电路是一种低功耗、节约面积的设计。     

一种用于非致冷红外焦平面读出电路的带隙基准源

设计了一种用于新型非致冷红外焦平面阵列读出电路的低温漂低压带隙基准电路.提出了同时产生带隙基准电压源和基准电流源的技术.通过改进带隙基准电路中的带隙负载结构及基准核心电路,可以分别对基准电压和基准电流进行温度补偿.在0.5μm CMOS N阱工艺条件下,采用Spectre软件进行了模拟验证.仿真结果表明,在3.3 V条...     

一种低压CMOS带隙电压基准源

设计了一种与标准CMOS工艺兼容的低压带隙电压基准源,该电路应用二阶曲率补偿,以及两级运算放大器,采用0.8μm BSIM3v3 CMOS工艺,其中,Vthn=0.85 V,Vthp=-0.95 V。用Cadence Spectre软件仿真得出:最小电源电压1.8 V,输出电压590 mV,在0~100℃范围内,温度系数(TC)可达15 ppm/℃,在27℃时输出电压变化率为±2.95 mV/V。     

1.5V工作电压带隙基准电路的设计

在分析传统带隙基准电路的基础上,提出一种采用电流模式结构的低电压带隙基准电路。该电路能够输出200mV~1.25V的宽范围的电压,并使用了与电源无关偏置以及带负反馈网络的二级运放,提高了输出电压的精度。采用CMOS0.35μm工艺实现时,工作电压可在1.1V~1.5V。Hspice仿真结果表明,工作电压为1.5V时,电路的有效温度系数为14ppm/℃。     

一种具有高电源抑制比的低功耗CMOS带隙基准电压源

文章设计了一种适用于CMOS工艺的带隙基准电压源电路，该电路采用工作在亚阈值区的电路结构，并采用高增益反馈回路，使其具有低功耗、低电压、高电源电压抑制比和较低温度系数等特点。     

一种高性能红外焦平面阵列读出电路

提出了一种快闪式红外焦平面阵列读出电路。采用改进的直接注入型单元电路,积分电容大小可选,能适应大范围的光背景条件,并且增加了图像变换(倒置/反转)功能。一款128×128阵列的读出电路已经基于标准0.5μmCMOS工艺实现,整体芯片的面积为8.0mm×8.5mm。实测结果表明,此读出电路具有良好的光电转换能力,同时具有功耗低、输出摆幅大、动态范围大等优点。     

IRFPA的一种新的非均匀性校正算法

提出在IRFPA非均匀性校正中使用埃尔米特插值方法,与其他传统方法相比较具有运算量小,修正效果好,易于实现等优点.在既有乘性噪声,又有较强加性噪声的情况下,仿真效果优于拉格朗日分段线性插值算法,是一种新的非均匀性校正算法.     

红外焦平面阵列CMOS读出集成电路的研制

介绍了一种红外焦平面阵列( IRFPA)互补金属氧化物半导体 ( CMOS)读出集成电路 ( ROIC)的研制方案 ,叙述了读出电路的电路原理及工作时序、电路参数设计、版图设计及工艺分析。电路采用电容负反馈互导放大器 ( CTIA)及相关双取样 ( CDS)结构 ,有利于减小电路的噪声。     

一种高电源抑制比带隙基准源

介绍一种基于UMC0.6μmBCD工艺的低温漂高PSRR带隙电路。采用Brokaw带隙基准核结构,针对温度补偿和PSRR问题,通过改进的线性曲率补偿技术,对温度进行补偿;并利用零点技术提高电路的整体PSRR。HSPICE仿真分析表明:电路具有很好的高低频PSRR,在-40℃到125℃的温度范围内引入温度补偿后,温度系数降为3.7×10-6/℃。当电源电压从2.5V变化到5.5V时,带隙基准的输出电压变化约为670μV,最低工作电压仅为2.2V。     

一种新型CMOS带隙基准电压源

传统带隙基准源电路采用PNP型三极管来产生ΔVbe,此结构使运放输入失调电压直接影响输出电压的精度。文章在对传统CMOS带隙电压基准源电路原理的分析基础上,提出了一种综合了一阶温度补偿和双极型带隙基准电路结构优点的高性能带隙基准电压源。采用NPN型三极管产生ΔVbe,消除了运放失调电压影响。该电路结构简洁,电源抑制比高。整个电路采用SMIC 0.18μmCMOS工艺实现。通过Cadence模拟软件进行仿真,带隙基准的输出电压为1.24V,在-40℃~120℃温度范围内其温度系数为30×10-6/℃,电源抑制比(PSRR)为-88 dB,电压拉偏特性为31.2×10-6/V。     

非致冷红外焦平面阵列读出电路的设计和SPICE模拟

读出电路是非致冷红外焦平面阵列的核心部件之一,对电路进行SPICE模拟是验证电路的重要手段.针对近年来得到迅猛发展的微测辐射热计(VOx)非致冷红外焦平面阵列的特点,提出了相应CMOS读出电路的设计方案,并用PSpice 9.2给出了4×4 CMOS读出电路的实现和精确的模拟结果.模拟结果表明,该方案是适合微测辐射热计非致冷红外焦平面阵列读出电路一种较为理想的形式,同样也适合于大阵列(如160×120和320×240)的CMOS读出电路.     

直接注入型IRFPA读出电路像素单元的研究

像素单元电路是读出电路的核心单元电路,其性能直接关系到整个焦平面成像的性能。文章从电路结构设计、注入效率的分析、电荷存储能力的分析、非线性的优化设计对直接注入型像素单元电路进行了研究。通过仿真,主要分析了像素单元电路中器件参数对注入效率的影响,以及积分电容对读出电路的电荷存储能力及非线性的影响。基于研究结果设计的读出电路采用了CSMC 0.5μm工艺进行流片验证,实测结果表明,电路具有较好的特性,芯片已成功应用于国内某研究所致冷型探测器组件中。