基于DE1-SoC的磁性介质显示系统设计与实现

针对常规平面成像技术表现形式单一,容易视觉疲劳等问题,提出一种新型的基于FPGA/ARM异构双核控制的磁性介质显示系统,实现磁性介质的立体动态成像;本系统通过在Altera DE1-SoC的Linux平台上构建Lighttpd轻量级Web服务器和设计开发功能程序、底层驱动程序、自定义IP核和Verilog逻辑译码程序来实现该显示系统的软硬件开发;本系统具有网络设备跨平台控制能力、磁流体精确控制能力以及多种样式的汉字和图案显示能力;大量实验表明该系统能够通过控制磁流体完美的表现出立体书法、绘画图案,且系统运行稳定可靠。     

DE1-SoC开发平台上的图像采集系统设计

本文详细介绍了基于Altera片上系统FPGA的嵌入式系统的设计方法,包括基于Qsys的系统硬件设计和基于片上系统EDS嵌入式软件设计.该设计采用Altera公司提供的soc_training image镜像内核文件,写入外存SD卡中,进行启动Linux操作系统,在QSYS中构建所需的硬件模块,在EDS开发套件平台上编写应用软件程序,最后通过板级验证实现系统功能.该系统通过FPGA的Video-in接口,实现了图像的捕捉功能,并存入到外设SD卡.     

基于数字移相的高精度到达时间测量系统

射频脉冲到达时间是电子对抗领域的重要参数之一,该文研究了一种提高脉冲到达时间测量精度的方法;采用Xilinx公司的Virtex-Ⅱ系列FPGA芯片实现了一种基于数字移相技术的高精度到达时间测量系统,并介绍了系统的结构框图和测量方法;通过结果精度分析,与通常的到达时间测量方法相比,该系统的精度可达到纳秒级,基本满足雷达信号分选识别的要求,具有一定的工程意义.     

基于ARM的智能高速虚拟数字存储示波器的研制

提出了一种基于ARMS3C2410的智能虚拟数字存储示波器的实现方法,整个系统由带有USB接口的数字存储示波器卡、VC编写的应用软件构成,该系统可实现的最高采样率为200MHz,并且通过板卡上的ARM系统可以灵活地实现采样率、增益、触发等的控制以及后续新功能的扩展。     

基于FPGA的数字频率计VHDL软件实现方法

运用VHDL在FPGA/CPLD器件上实现一种数字频率计测频系统,分析了数字频率计软件构成结构,并对其中的测频控制信号发生器电路进行了VHDL软件编程实现。     

基于VHDL的数字系统优化设计

VHDL（超高速集成电路硬件描述语言）在电子设计领域中已得到了广泛用。在应用VHDL语言进行数字系统设计的过程中，注重数字系统综合质量优化也显得日益重要。VHDL语言在设计思想、语句运用及描述方法上等方面可实现对数字系统的优化设计。通过优化设计，可以提高稳定性降低系统成本。     

基于ARM9和FPGA的嵌入式数字示波器

提出一种基于ARM9和FPGA的嵌入式数字示波器的设计方法。硬件上采用ARM9+FPGA的结构,利用S3C2410A微控制器(ARM920T内核)的高速处理能力,以及FPGA在读写控制逻辑、高速数据交换方面的优势,实现4通道数据同步。软件上采用μC/OS-II实现多任务运行及实时处理。整机测试表明:该嵌入式数字示波器支持4通道输入,采样频率范围2kHz~20MHz,输入电压范围0~+4V,频率、脉宽和幅值精度±0.5%,具有良好的人机交互界面。可作为一个通用模块,嵌入智能仪器。     

基于FPGA的数字逻辑电路实验设计

我国在集成电路领域的巨大研究投入让FPGA应用技术得到了飞速发展,同时,国家对集成电路人才的需求也给能够熟练掌握此技术的毕业生提供了大量的就业机会。《数字逻辑电路》是电子信息专业的必修课,摒弃传统的仿真教学模式,将FPGA应用技术融入其实验教学中,设计与数电理论映射的FPGA应用工程,将电子电路基础知识和FPGA开发设计紧密结合起来,能够将学生培养成为符合国家科技发展需求的综合型人才。因此,将FPGA技术融入《数字逻辑电路》的教学之中是适应国家科技发展之需的实验教学改革。     

自动分拣系统检测装置的研制

本文介绍了一种应用DSP技术、视频捕获技术,结合FPGA逻辑控制、USB通讯等多项技术,能够准确、快速识别物流系统商品大小、位置等信息的检测装置,可以有效解决自动分拣系统对复杂商品识别的难题.     

基于DSP和FPGA直接数字频率合成系统的设计

在研究微硬盘读写通道时,模拟伺服信号的信号发生器必不可少。本文研究了一种基于DSP和FPGA直接数字频率合成技术组成的程控信号发生器,其频率分辨率可达0．001Hz,波形输出的频率、幅值和相位精度高,稳定性好,且失真度低。该方法与传统实现方式相比,电路实现简单、易修改,便于程控并可模拟各种伺服信号。     

基于VHDL的数字系统优化设计

VHDL(超高速集成电路硬件描述语言)在电子设计领域中已得到了广泛用。在应用VHDL语言进行数字系统设计的过程中,注重数字系统综合质量优化也显得日益重要。VHDL语言在设计思想、语句运用及描述方法上等方面可实现对数字系统的优化设计。通过优化设计,可以提高稳定性降低系统成本。     

基于分布式算法的数字滤波器的设计

在现代电了系统中,FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。在工程实践中,往往要求对信号处理要有实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求。随着可编程逻辑器件EDA技术的发展,使用FPGA来实现FIR滤波器,既具有实时性,又兼顾了一定的灵活性,越来越多的电子工程师采用FPGA器件来实现FIR滤波器。     

基于FPGA手指静脉图像采集系统的研制

分析了手指静脉成像原理,研制了以FPGA为主控芯片的手指静脉采集系统,该系统由手指静脉图像采集装置、图像采集控制模块、图像缓存控制模块和LCD显示控制模块等构成。实验结果表明,采用波长为850 nm的近红外光源模块、MT9V034摄像头、VIP_Board Full FPGA开发板、5.0寸TFT LCD显示屏组成的手指静脉采集显示系统体积小、采集实时性强,显示的手指静脉图像纹路清晰,具有良好的稳定性。基于FPGA手指静脉采集系统稳定清晰,具有巨大市场价值。     

DPSK数字调制系统的设计与实现

由于数字通信在抗干扰性、保密性以及数字信号处理方面的优越性,它的应用越来越广泛。数字调制技术作为这个领域中极为重要的一个方面,也得到了迅速发展。目前,在数字通信中,人们广泛采用DPSK调制技术。为了增强DPSK调制系统的集成度,采用FPGA开发平台来实现调制系统。将差分编码模块、余弦信号发生器和信号源接口集成在单片FPGA上,再通过数模转换器将输出的数字信号转换为模拟信号发送出去。整个设计基于Xilinx公司的ISE10.1开发平台,使用Verilog编程语言,并在Spartan-3E实验板上验证成功。该设计提高了系统集成度。     

基于FPGA的数字下变频器设计

设计和实现了基于FPGA的可编程数字下变频器（DDC）,用于宽带数字中频软件无线电接收机中,主要完成了数字下变频、数据抽取等功能。采用自顶向下的模块化设计方法,将整个下变频器划分为基本单元,实现这些功能模块并组成模块库。在具体应用时,优化配置各个模块来满足具体无线通信系统性能的要求。     

基于EP1K30TC144的视频信息捕捉系统的设计与实现

在各种数字图象处理系统中,由于数据量庞大,特别是在图象帧速率和分辨率要求比较高的场合下,仅用专用的视频压缩芯片和视频信号处理器或通用的高性能数字信号处理芯片均无法获得令人满意的效果。针对该问题,提出了一种基于FPGA技术的视频信息捕捉系统的设计方案,给出了采用FPGA芯片EP1K30TC144构成视频图象信息捕捉系统的硬件结构;并结合图象压缩算法的需求,详细介绍了采用MAX+PLUSⅡ设计的系统软件实现方法。实际调试表明,该系统具有灵活、实用和可扩展等特点。     

基于SoC的数字摄像系统

重点介绍基于SoC的数字摄像系统的工作原理和内部电路.最后对其芯片和系统性能进行简要说明.     

基于FPGA的数字量变换器测试系统设计

针对数字量变换器性能参数的测试工作,以FPGA为控制核心,开展数字量变换器测试系统的设计和研究,并给出系统各模块的具体设计方法;系统通过USB实现与计算机的通信,能够产生计算机字信号及相应移位脉冲信号、勤务信号和128路指令信号,并能接收经过数字量变换器变化后的计算机数码和指令数码信号;测试系统能够完成对数字量变换器各项性能指标的测试,实验表明,测试系统精度及可靠性高、实时性好,已经成功应用于某遥测系统中。     

基于DE的浮点数编码自适应进化算法研究

DE自问世以来,一直是进化计算研究的热点.DE有着良好的搜索特性、较强的鲁棒性和较高的微调能力.而浮点数编码在提高算法性能和运算质量,将进化算法应用于工程优化领域中有着其它编码所不能比拟的优势.本文将DE与浮点数编码的进化计算相结合,提出了基于DE的浮点数编码自适应进化算法.经过分析和实验,验证了本算法在搜索性能上是可靠的,方法是可行的,在工程优化中具有较强的实用性.     

基于SoC的数字摄像系统

重点介绍基于SoC的数字摄像系统的工作原理和内部电路。最后对其芯片和系统性能进行简要说明。