一种获得交流信号真有效值方法

提出一种基于数字采样任意波形的交流信号真有效值计算方法。该算法通过等间隔采样获得信号一定时长的样本数据并对样本数据进行逐点平方,依据信号的最低频率分量和精度要求设计合适的数字低通滤波器,通过对信号样本平方序列进行低通滤波并对结果开方就可获得信号的真有效值。经过仿真分析和实际测量表明,该算法结果和波形无关,能够满足频率及波形随机变化的应用要求。     

真有效值电压的数字测量

1 引言 在电压测量中，经常需要测量正弦波，尤其是失真正弦波电压的有效值，所以，有效值电压的测量是十分重要的。为了求得对交流信号电压的测量，通常都是先把交流信号转换成直流信号，然后再输入到A／D转换器中通过数字化处理而求得准确的测量结果。目前人们常用的数字万用表在测交流时均采用按有效值标度的平均值AC／DC转换来实现，虽能测正弦电压的有效值，但它对被测信号的波形失真非常敏感，如即便波形失真率为1％，也要产生0．3％的误差。因此，当测量含有失真波形的交流电压时，需要用真有效值型AC／DC转换器。2 真有效值电压…     

基于FGA的IIR数字滤波器的设计与实现

给出了基于FPGA的IIR数字滤波器的设计和实现方法。首先,用双线性变换法设计出巴特沃兹数字带通滤波器的相关参数;其次,利用Maflab软件对所设计的滤波器进行了仿真分析;最后,利用QuartIlsII软件进行了模块设计和功能仿真。实验结果证明了该方法的有效性。     

真有效值转换器LTCl966的原理与应用

本文首先介绍了真有效值数字电压表的基本原理，然后阐述LTCl966TRMS／DC转换器工作原理，最后给出由LTCl966构成的多量程真有效值数字电压表电路。     

一种FIR滤波器的FPGA实现

数字滤波是语音与图像处理和模式识别等应用中的一种基本的数字信号处理部件。文中提出了一种采用FPGA器件并利用窗函数实现线性FIR数字滤波器的方案,使用Xilinx公司的XCS10FPGS器件设计了一个8阶8位FIR滤波器,阶数和位数以及滤波器特性均可方便地更改。     

高精度真有效值测量电路的设计与实现

本文介绍了一种基于AD736的高精度真有效值测量电路,详细论述了该电路的工作原理和性能特点。通过现场测试及实际运行,验证了该电路在精确测量复杂波形的真有效值时具有一定的实用性。     

任意高频信号真有效值测量技术

针对传统测量方法和测量仪器无法准确测量失真正弦波或非正弦信号有效值的问题,提出利用美国AD公司的真有效值检测单块集成电路AD536A测量任意高频信号真有效值的方法。从理论上说明平均值测量法测量的有效值与真有效值的区别,分析了当前有效值测量方法的缺点,设计了真有效值检测电路。实验表明,该测量方法和检测电路能实现对任意高频信号真有效值的测量。     

采样法测量有效值的一种改进方法

分析了采样法测量交流电有效值的测量误差,指出了同步采样难以严格实现的原因。以正弦交流电为例导出了测量误差与相对频偏及采样初始时刻的关系式,提出了一种可显著提高交流电有效值测量精度的改进方法。理论分析及对典型信号的数值计算均表明:传统算法的测量误差与相对频偏成正比,当频率漂移时测量误差明显增大;改进算法的测量误差与相对频偏无关,即使信号频率变化仍可保证有效值的测量精度。另外,改进算法还具有计算简单、实时性好等特点。     

采用真有效值测量方式的AC／DC钳形表

AC／DC钳形表3288-20采用真有效值测量方式（TrueRMS）来对应测量失真波形，就算在电源环境恶劣的情况下电气信号产生畸变也能正确测量电流，可以用于变频器的点检、维护等。3288-20还具有最大能测到1000A大电流（AC／DC）的特点，适用于无停电电源装置（UPS）备用的电池组和电动车用电机的点检与维护。     

真有效值转换器LTC1966的原理与应用

本文首先介绍了真有效值数字电压表的基本原理,然后阐述LTCl966TRMS/DC转换器工作原理,最后给出由LTCl966构成的多量程真有效值数字电压表电路.     

分布式算法在FIR数字滤波器实现中的应用

文章提出了一种利用FPGA实现FIR数字滤波器的设计方案,在设计过程中应用了分布式算法(DA).FPGA有着规整的内部逻辑阵列和丰富的连线资源,特别适合于数字信号处理任务.分布式算法(DA)是一项重要的FPGA技术,它使得在FPGA中实现FIR滤波器的关键运算--乘加运算,转化为了查找表,大大提高了FIR滤波器的速度.文中给出了VHDL语言编写的程序和仿真波形.     

单片机在数字示波器设计中的应用

基于单片机处理的方式的数字示波器是以单片机为控制中心,通过对采样电路的控制进行波形实时采样、数据处理和存储显示。该方案系统规模较小,有一定的灵活性,成本低廉,但是受限于单片机速度,难以实现信号的实时处理和显示。文章描述了基于EDA技术实现等效采样,以及单片机实现LCD显示和键盘操作。虽然受条件和技术限制使所覆盖的频率要小于实际要求,但是在所允许的频率范围内,示波器的精确度均超过了实际要求。     

基于FPGA的煤粉浓度测量系统设计

煤粉浓度对电厂发电效率具有直接影响,基于可编程逻辑门阵列（FPGA）,设计了测量煤粉浓度的双通道数据采集系统。系统以 Altera 公司的 CycloneⅡ代 FPGA 为主控制芯片,通过控制 AD9223模数转换器,实现数据转换;采用 Cypress公司的 CY7C68013A芯片,以及 Slave-FIFO方式存储时序,通过 USB实现转换的数据与计算机之间的传输。采用 LabVIEW软件完成上位机数据采集界面的设计。系统实现了对煤粉浓度微弱变化的测量与控制,有效提高了煤粉的燃烧效率。     

一种高速数字上变频的优化设计与实现方法

软件定义无线电(SDR)要求数模转换器采样率越来越高、发射信号的带宽越来越宽,传统的数字上变频方法受限于现场可编程门阵列(FPGA)的时钟频率,无法满足应用需求。提出一种优化的高速数字上变频(DUC)设计方法,对插值滤波及数字频率合成进行改进。推导出高速数字上变频的数学模型,对传统数字上变频结构进行优化;设计高效灵活的内插滤波实现结构和数字频率的合成结构;分析给出内插滤波器多路滤波系数和多路并行数字频率合成的相位参数计算方法。硬件实现表明,该优化设计方法功能正确,便于工程应用,输出的数字中频信号数据率可达960 MS/s。该方法可实现不同倍数的内插,产生不同速率的高速本振信号,能够满足软件无线电中发射大带宽、高速率信号的数字上变频应用需求。     

基于FPGA的数字存储示波器设计

提出一个经过优化的数据采集方法,辅以FPGA(Field-Programmable Gate Array)主控制器和必备的外围电路完成了基于FPGA的数字存储示波器的设计.系统最大限度地利用了FPGA的高速数字信号处理能力以及众多硬核和软核内嵌的特性,降低了成本和开发难度.将数字存储示波器及信号源的基本原理和经过优化的数据采集方法相结合,分别在模拟信号预处理、数据多方位存储、触发方式、等精度测频等环节进行创新性优化,经测试,系统性能良好,各项指标均能较好满足要求,为新型简易数字存储示波器的发展提出了新思路.     

带多普勒量测的序贯SCKF雷达目标跟踪算法

为提高非线性观测条件下雷达目标的跟踪性能,将序贯处理方法引入均方根容积卡尔曼滤波( SCKF),提出一种带多普勒量测的序贯均方根容积卡尔曼滤波( SSCKF-D)雷达目标跟踪算法,该算法通过建立伪量测去除径向距离和径向速度量测误差方差之间的相关性。基于SCKF算法,按照量测精确度的高低顺序对方位角、俯仰角、径向距离和伪量测序贯处理。 Monte Carlo仿真表明,与SCKF和带多普勒量测的均方根容积卡尔曼滤波( SCKF-D)算法相比,SSCKF-D算法跟踪精度更高,较后者提高20%以上,收敛速度更快,更适用于空间目标跟踪。     

基于FPGA的MD5算法设计与实现

MD5算法在网络安全的诸多方面都得到广泛的应用,在一些特殊场合要求计算具有高处理速度、低资源占用率的特点。文中首先介绍了MD5算法的发展历程和算法原理,然后描述了该算法在FPGA上实现的整体架构,分析了其各模块的功能,最后给出了基于Altera公司Stratix Ⅱ GX系列FPGA的实现结果。通过实验结果可以看出基于FPGA的MD5算法实现具有较高的处理速度和较少的资源占用,并可对设计进行适当修改来实现其它的摘要算法,具有一定的实用价值。     

小均方自适应滤波器集平均理论及实验仿真简

在自适应滤波器应用中的一个重要问题是确定可调节滤波器参数最优的标准,以及利用这种标准形成实际上可行的算法。最小均方算法是现今应用最为广泛的一种线性自适应滤波算法。在变步长最小均方算法中,变步长算法的选取十分关键,它对自适应滤波器的滤波效果有重大的影响。基于最小步长理论的最小均方自适应滤波器理论,简化均方误差的计算过程,设计合适的参数使实际值与理论性逼近,验证最小步长理论的实用性,仿真结果表明实验值与理论值十分吻合,具有较强的实用性。     

面向全同态加密的有限域FFT算法FPGA设计

大数乘法是全同态加密算法中一个不可或缺的单元模块,也是其中耗时最多的模块,设计一个性能优良的大数乘法器有助于推进全同态加密的实用化进程。针对SSA大数乘法器的实现需求,该文采用可综合Verilog HDL语言完成了一个1624 bit有限域FFT算法的FPGA设计,通过构建树型大数求和单元和并行化处理方法有效提高了FFT算法的速度。与VIM编译环境下的系统级仿真结果比较,验证了有限域FFT算法FPGA设计的正确性。     

基于FPGA的数字频率计的设计和实现

现场可编程门阵列的出现给现代电子设计带来了极大的方便和灵活性，使复杂的数字电子系统设计变为芯片级设计，同时还可以很方便地对设计进行在线修改。本文以设计一个四位显示的十进制数字频率计为例，介绍了在一片FPGA芯片上实现多住数字频率计的设计方法和实现步骤，并且给出了仿真结果。在设计中，所有频段均采用直接测频法对信号频率进行测量，克服了逼近式换挡速度慢的缺点。所设计的电路通过硬件仿真，下载到目标器件上运行，能够满足实际测量频率的要求。