共查询到19条相似文献,搜索用时 57 毫秒
1.
2.
为了减小频域均衡系统电路实现的功耗和面积,满足长距离少模光纤通信对均衡器的要求,对关键环节快速傅里叶变换(FFT)电路的实现进行了研究,采用2维分解算法将大点数的FFT运算转换为小点数FFT处理器的设计,降低了硬件复杂度。设计了基于现场可编程门阵列的高速蝶形运算核,实现了16384点FFT的2维R22SDF结构,提高存储器的资源利用率,减少了复数乘法器的使用;进行了理论分析和实验验证,取得了不同时钟频率下的电路结构占用资源的数据。结果表明,FFT运算器的正确性得到验证,该FFT运算器能够适应少模光纤通信系统中优化频域均衡电路结构的要求,能够实现200MHz数据传输速度的频域均衡实时处理。 相似文献
3.
4.
针对高速实时信号处理的需要,提出了一种对任意长度序列进行FFT的快速改进算法。通过对FFT处理前数据添零个数和DFT分解参数的优化选择,显著降低了FFT处理的运算量。结合频域脉冲压缩等信号处理实例,探讨了该算法在高速DSP上实现时的资源分配、程序编程以及传输I/O瓶颈问题,分别提出了具体的解决方法,并在实际DSP系统中测试了这种改进算法的性能指标,将其和普通算法的性能作了比较。 相似文献
5.
提出了一种无存储访问冲突的基2×K并行FFT架构.该架构通过并行地址产生算法,使K个基2蝶形运算单元同时读取或写入所需的2 K个操作数,达到平均每周期完成K个基2蝶式运算的处理能力.与已有的并行FFT架构相比,新架构地址产生电路简单,并且对于不同的K值,并行地址产生模块结构相同.在资源消耗方面,不考虑旋转因子,N点FFT处理器只需要3 N/2个存储单元. 相似文献
6.
文章提出了一种以基-22/23为基础的流水线结构,用以实现低成本、超大规模集成电路(VLSI)的快速傅里叶变换(FFT)处理器设计。该处理器在减少普通复数乘法器级数的同时,通过单路延时反馈(SDF)存取方式,以最少的存储字来获得FFT结果。对于数据通路,我们采用了混合浮点的数据缩放方式,在保证信噪比的同时,降低了数据长... 相似文献
7.
离散傅里叶变换(DFT)在数字信号处理等许多领域中起着重要作用.本文采用一种新的傅里叶分析技术—算术傅里叶变换(AFT)来计算DFT.这种算法的乘法计算量仅为O(N);算法的计算过程简单,公式一致,克服了任意长度DFT传统快速算法(FFT)程序复杂、子进程多等缺点;算法易于并行,尤其适合VLSI设计;对于含较大素因子,特别是素数长度的DFT,其速度比传统的FFT方法快;算法为任意长度DFT的快速计算开辟了新的思路和途径. 相似文献
8.
基于谐波特征分析的时间调制阵列测向方法的正确性与精度严重依赖接收谐波的估计精度. 传统的离散傅里叶变换(discrete Fourier transform, DFT)或快速傅里叶变换(fast Fourier transform, FFT)在估计谐波的幅相时,由于信号频率通常偏离采样频率的整数倍,会形成栅栏效应,从而引起基于谐波特征分析的时间调制阵列测向的精度降低甚至失效. 针对该问题,本文将全相位FFT引入二单元时间调制阵列接收谐波的分析中,通过提升谐波幅相估计的鲁棒性来提升时间调制阵列测向方法的稳健性. 仿真结果表明,当信号的载频为频谱分辨率的任意小数倍时,提出的全相位FFT时间调制阵列测向方法均能正确测向,且随着信噪比的增加,测向均方根误差收敛至0. 本文工作提升了基于谐波特征分析的单通道时间调制阵列测向方法的稳定性。 相似文献
9.
10.
11.
一种新结构FFT算法及其FPGA实现 总被引:2,自引:0,他引:2
本文给出了一种面向FPGA实现的新结构FFT算法,并利用FPGA器件内部丰富的逻辑单元,RAM、ROM和DSP块实现了FFT核心运算的并行化,与利用传统结构实现的FFT相比大大提高了FFT的运算速度,与用DSP实现的FFT相比速度也要快得多。 相似文献
12.
提出了利用遗传算法(GA)结合快速傅立叶变换(FFT)方法来进行阵列失效的校准,通过引入傅立叶变换的变换域和角域的映射,在变换域中利用FFT计算个体阵列的阵因子,减少了GA评估个体的时间,从而大大提高了失效校准的速度。以一个-35分贝副瓣电平的32单元阵列为例,校准一单元失效和二单元失效的时间都减少了至少一个数量级,算法也可应用于两个以上单元失效的情况。 相似文献
13.
快速傅里叶变换(FFT)广泛应用于正交频分复用(OFDM)系统的调制与解调中。FFT的输出需要输入序列与旋转因子(TF)进行复数乘法运算,由于正则有符号数(CSD)常数乘法器实现简单、硬件开销小,常用于此类复数乘法运算,但随着旋转因子常数值个数的增加,其硬件开销会成倍增长。为了降低硬件开销,利用参数分解减少常数值个数的方法,提出了一种新型串接CSD常数乘法器。仿真结果显示对比常用的布斯乘法器,该新型串接CSD常数乘法器设计方案实现与旋转因子Wi128、Wi256以及Wi512进行复数乘法运算的硬件资源消耗分别减少41%、34%和25%。 相似文献
14.
15.
16.
采用可编程门阵列(FPGA)实现FFT算法,增加了信号处理的实时性。针对高速宽带信号的谱分析,提出了一种采用FPGA计算1M点FFT的实现方法,并对运算结果进行了测试验证。该成果同样适用于窄带信号的细微特征分析。 相似文献
17.
SOQPSK信号包络恒定、相位连续,拥有很高的功率、频谱效率,在卫星通信、深空通信、航空遥测等系统中具有广泛的应用前景.为保证SOQPSK信号能够适应上述系统较大的载波多普勒平移,本文提出一种FFT引导COSTAS环的SOQPSK信号载波跟踪技术.算法首先利用FFT粗略估计多普勒频率,将载波频偏牵引至较小的误差范围,再利用改进的COSTAS环跟踪载波残差及相位误差,进而实现了对大频偏SOQPSK信号载波的稳态跟踪.仿真结果表明,本文所提算法不仅能够跟踪大频偏载波,而且在小频偏时性能亦优于传统方法. 相似文献
18.
19.
基于DRFM的干扰机转发的有源欺骗干扰由于具有目标回波相似的脉压增益和目标行为,严重影响了雷达获取真实目标信息的能力。针对该类干扰,根据雷达接收机匹配滤波器得到雷达回波脉压信号矩阵,对该脉压信号矩阵按行FFT得到雷达回波脉压信号频谱矩阵。基于该脉压信号频谱矩阵目标回波频点估计设置带通滤波器,并对脉压信号频谱矩阵滤波得到目标回波脉压信号频谱矩阵估计。对该目标回波脉压信号频谱矩阵按行IFFT得到目标回波脉压信号矩阵,从而得到了基于FFT的有源欺骗干扰抑制方法。仿真结果表明当雷达回波脉冲数为60时,在SwerlingI目标起伏下,该算法干扰抑制深度为20dB左右。在SwerlingII目标起伏下,该算法干扰抑制深度为19dB左右。 相似文献