用于锁相接收机的数字锁枉环变带宽仿真研究

在航天技术和锁相接收机中,为了快速捕捉和提取噪声中的有用信号以及提高信噪比,希望锁相环宽带能在一定范围内根据信号的情况而变化,本文提出了一种变带宽数字锁相环的基本原理和环路结构。对变带宽数字锁相环进行了数学建模与Matlab仿真。通过建模、仿真和合理设置参数,证明该数字锁相环结构可以在一定范围内变化其带宽,并能有效提取和跟踪淹没在噪声中的微弱信号。     

数字锁相环相位噪声分析及仿真研究

数字锁相环作为广泛应用的一种频率合成技术,其相位噪声是关键的技术指标。本文对频率源相位噪声的原理进行了扼要阐述,然后从数字锁相环的相位噪声分析模型出发,讨论了环路带宽内和环路带宽外各部件对输出相位噪声的影响。以数字鉴相器ADF4110设计的锁相环为例,利用ADS软件进行电路仿真,进一步验证了分析结果,为数字锁相环的设计,提高相位噪声性能提供了参考依据。     

数字锁相环的相位噪声分析

随着信息化社会的发展,数字锁相环越发受研发人员的重视.而相位噪声是衡量数字锁相环性能的关键技术,更是研究的重点.介绍数字锁相环的组成结构和工作原理,建立环路各个模块的相位噪声模型,从闪烁噪声和白噪声的特性入手,定性分析相位噪声的影响因素,并针对电荷泵增益和环路滤波器阻抗对锁相环电路相位噪声的影响进行了仿真,进一步验证了...     

基于改进调制积分观测器的相控断路器基波提取方法

相控断路器能有效减小电力系统无功补偿电容器组投切过程中的涌流和过电压,从而准确提取电网电压基波信号,是实施相控开关技术的前提。基于调制积分观测器的基波信号提取方法具有收敛快、误差小的优点,但电网电压频率变化会影响其精度。提出采用线性自抗扰控制的锁相环获取电网电压频率,再设计调制积分观测器,在电网电压波动、谐波与噪声干扰情况下,实现电网电压基波信号的准确提取,并通过系统仿真进行了验证。     

基于周期控制的逆变器全数字锁相环的实现和参数设计

研究了一种基于周期控制的逆变器全数字锁相环的建模和参数设计。传统过零鉴相锁相环虽然实现简单，但同步信号在含有谐波、毛刺情况下会存在多个过零点，以致锁相失败。为了解决这一问题，该文提出了基于离散傅里叶变换鉴相的全数字锁相环。离散傅里叶变换可以从任意信号中抽取基准频率倍频次信号的相位、频率和幅值，可以解决谐波对外同步信号的影响，从而实现周期控制锁相环对谐波的识别。该文给出了其数字域模型和参数设计方法，仿真和实验证实了该方法的可行性。     

数字锁相技术在APFC电压采样中的应用

分析了单相有源功率因数校正(APFC)电路电流畸变的原因,提出利用数字锁相环技术解决电流过零点以及峰值畸变的问题。通过旋转坐标变换完成对数字锁相环的建模,同时针对q轴分量的滤波要求,设计数字巴特沃斯滤波器,利用数字锁相环对输入电压进行采样以减小电流失真度,实现功率因数的调节。仿真和实验结果证明了数字锁相环技术在APFC电压采样中的有效性。     

基于改进型DSOGI-PLL的电网电压同步信号检测

基于双二阶广义积分器的锁相环(dual second-order generalized integrator PLL,DSOGI-PLL)通过二阶广义积分器产生正交信号和滤除谐波,可实现在电网电压不对称和畸变情况下同步信号的提取。但当电网电压含有多次谐波时,基本二阶广义积分器的滤波效果不理想,锁相环提取的同步信号出现波动。文中通过构建谐波消除模块,在DSOGI-PLL的基础上,提出一种改进的锁相环结构。该锁相环在计算分离正负序电压之前先利用谐波消除模块消除电网电压中的各次谐波,从而消除谐波对锁相环的影响,准确地提取电网电压同步信号。MATLAB仿真和实验结果均表明,这种锁相环在电网电压不对称和含有多次谐波时能有效地提取基波的正负序分量、频率和相位。     

一种用于信号估计的改进变步长LMS算法

为了改善现有的变步长LMS自适应算法在对带有噪声的信号估计中存在步长调节参数较多、收敛速度慢、不易调节、对噪声较为敏感等现象,综合已有的变步长算法提出了一种基于升余弦窗函数与误差延时相结合的可调节的变步长算法,给出理论分析的同时利用MATLAB建模仿真验证,表明该算法能进一步提高收敛速度的同时,确保在低信噪比环境下能顺利提取期望信号。经过改进的升余弦窗函数可以做到仅调节一个参数即可完成信号估计,验证的结果表明,该算法在收敛速度与稳态失调上均优于其他变步长算法,具有一定的工程实用价值。     

基于变参数锁相环的永磁同步电机转子位置检测

永磁同步电机的转子位置检测常采用锁相环来处理正交的位置信号。为保证稳态精度,其截止频率需要足够低,以保证位置结果中不包含高频噪声,但也使得锁相环的带宽受限。因此固定参数的锁相环难以同时满足稳态精度和动态性能要求。为此,推导了锁相环PI参数与卡尔曼滤波器噪声参数之间的关系,明确了噪声参数的物理意义,并据此选取合适的锁相环参数。实验结果表明,所提方法能够在满足稳态精度要求的同时提高动态性能。     

基于DFT算法的单相数字锁相环

离散傅里叶变换(DFT)算法可以方便提取信号的幅值和相位,通过仿真和理论推导,深入分析基于傅里叶变换(FFT)的锁相环,并研究了其数字实现方法,即基于DFT算法的锁相环.此锁相方式在同步信号中有谐波或多个过零点时仍能正常工作,有较高的精度.仿真和实验结果证明该技术是可靠可行的.     

改进的自适应广义形态滤波器设计

提出一种改进的自适应广义形态滤波器。针对电力数据采集信号中可能存在的各种噪声情况,通过数字仿真,研究结构元素幅值和长度变化对改进的自适应广义形态滤波器滤波性能的影响。仿真结果表明,改进的自适应广义形态滤波器可以有效抑制电力系统采样信号中的各种噪声,滤波效果好。     

提高串联型逆变器频率跟踪速度的研究

分析了串联型逆变器频率跟踪电路的电路参数对逆变器运行的稳定性和动态性能的影响,提出了一种简单实用的变带宽电荷泵锁相环逆变控制方法,对其稳定性和动态响应能力进行了理论分析和仿真验证.仿真结果显示,该方法可以大大提高逆变器频率跟踪速度,并且不会影响环路正常工作时的稳态误差和噪声抑制性能.     

基于双同步旋转坐标的单/三相通用锁相算法设计

提出了一种新型单相/三相通用锁相环算法。该算法将单相电压、三相电压统一视为三相不平衡信号,在双dq同步旋转坐标系上进行投影,利用二倍频分量提取网络来实现正序信号、负序信号的快速解耦,有效提高了锁相环低通滤波器的截止频率;同时,利用正序直流d/q比值作为锁相环反馈量,克服了交流母线电压幅值变化的影响;同时还介绍了算法的结构和原理,建立了锁相环传递函数。考察了锁相环传递函数的零极点分布,分析了采样周期、低通滤波器截止频率对锁相性能的影响。最后,进行了仿真和实验,证明了该算法的有效性。     

一种新型的全数字锁相环

该文提出了一种实现全数字锁相环的新方法。在基于该方法实现的全数字锁相环中，一种数字比例积分控制的设计结构取代了传统的一些数字环路滤波控制方法。通过线性近似，该文推导出该锁相环系统的数学模型，并进一步对该系统的局部动态特性进行了讨论。理论分析表明这种新型的全数字锁相环具有很宽的锁相范围，并且在不同被锁频点的局部范围内都具有相同的稳定形式，锁相跟踪达到稳定的时间与被锁信号的周期成正比，由于充分利用了鉴相脉冲宽度所包含的相位误差信息，同时又引入了积分控制，使锁相环的跟踪响应速度得到提高。仿真实验进一步验证了理论分析的结论。该文锁相环采用数字电路方式实现，其性能可以通过比例和积分控制参数进行调节，因而简化了设计过程，便于应用在电机调速系统，有源滤波器和静止无功补偿器等领域。     

一种新型数字锁相环在三相电压型SVPWM整流器中的应用

研究了基于两相静止坐标系中的SVPWM整流器的数学模型,针对三相电网电压出现频率偏移时传统的锁相环响应速度慢、锁相精度差等缺点,提出了一种基于坐标变换理论的新型数字锁相环,并分析了新型锁相环的工作原理.仿真试验结果验证了该算法的可行性和锁定信号的快速性;同时,解决了在三相电网电压频率小范围漂移情况下传统锁相环不能准确锁相的问题,对实际工程有一定的指导意义.     

直流供电下的永磁同步电机驱动系统母线电压振荡抑制策略

针对直流推进系统中具有LC滤波器的永磁同步电机驱动系统的母线电压振荡问题,基于逆变器电压设计一种振荡抑制策略。该方法首先利用小信号分析法对电机和LC滤波器进行建模,从系统的阻抗匹配角度分析系统的稳定性。并将阻尼信号注入到脉宽调制的逆变器参考电压信号中,增加了电机的输入阻抗,避免了输入输出阻抗的相互影响,保证了系统的稳定性。同时,为了避免传统滤波器提取信号的相位偏差问题,将锁相环和低通滤波器相结合设计了一种信号提取结构。该结构提高了阻尼信号的提取精度,从而提升了逆变器电压补偿的阻尼补偿效果。最后通过仿真和硬件在环实验平台验证了该方法的有效性。     

低复杂度可配置变带宽滤波器组的设计

提出了一种低复杂度可配置变带宽滤波器组的设计方法,该方法基于快速滤波器组结构,并利用变带宽滤波器方法重新设计第0级原型滤波器而实现。该设计方法弥补了其他设计方案中带宽变化因子为整数的不足,同时在一定带宽的条件下,能够连续改变各子滤波器组通道的中心频率和在中心频率不变的条件下,能够连续可调对应的带宽。由于各级原型滤波器的系数具有稀疏特性,因而系统具有较低的实现复杂度,仿真结果表明,其所需乘法器的数量大约是其他方法的48.96%,可应用于如多标准无线接收机等变带宽场合中,完成频谱感知与数字信道化等功能。     

基于SOGI的记忆相位延迟锁相环研究

针对传统锁相环在电网电压不平衡的情况下存在锁相精度低的问题,提出了一种能快速提取电网电压基波分量并精确计算电网电压相位角的锁相环,该锁相环通过二阶广义积分滤除电网电压中的高次谐波,并在两相静止坐标系下,将电压信号的相位角延迟π/4,然后变换到旋转坐标系下,与未延迟的d,q轴电压信号经过加减混合运算提取出正序分量,避免了双二阶广义积分的软件锁相环在正负序电压提取中的直流偏置问题,同时解决了延时信号消除(Delayed Signal Cancellation,DSC)锁相环只能抑制部分谐波的缺陷。仿真试验结果表明,方法在电网不平衡电压、谐波电压和频率波动下仍具有精确的锁相特性。     

基于双DDS跳变的捷变频率发生器的设计

捷变频率发生器是雷达、通信、电子对抗等领域中极为重要的测量仪器。DDS可实现高速、小步进信号的输出,适用于捷变频率合成。近几年,捷变频率合成常用DDS倍频滤波的方法,但宽带信号倍频后会导致相位噪声恶化、杂散信号放大等问题。本文分析了直接数字合成(DDS)在捷变频率合成中的特性,提出了一种双DDS跳变方案合成宽带跳频信号,并应用该方案设计捷变频率发生器,输出性能指标优越的300MHz带宽的跳频信号,适用作某型号射频信号源的载波信号。     

相位噪声测量中环路滤波器研究与实现

环路滤波器是鉴相法测量相位噪声系统中决定相位噪声提取性能的重要部件,采用数字实现方法时,测量系统分析带宽和锁相环路工作要求决定了该滤波器为极窄带宽滤波器。针对高性能极窄带宽的设计要求,通过理论分析,提出了适用于相位噪声测量系统的分级多相抽取数字滤波器结构。该结构采用了多级抽取、多相结构、存储器优化、乘法器优化等改进方法。论文中对优化后的滤波器结构与现有滤波器实现结构分别在FPGA中进行实现。通过比较两者实验结果,给出的极窄带宽滤波器分级多相实现结构在达到系统指标要求的条件下,占用资源为传统结构的33．8％,计算量为传统结构的54．5％。