具有夹层的垂直U型栅极TFET的设计

通过使用工艺计算机辅助设计(TCAD)仿真技术提出了一种新型的带有夹层的垂直U型栅极隧穿场效应晶体管(TFET)结构.该器件是通过优化基于Ge的栅极金属核垂直纳米线TFET结构获得的.通过在沟道中增加重掺杂夹层,器件的平均亚阈值摆幅(SSavg)得到了改善;又通过改变器件的源极和漏极材料,器件的开关电流比(Ion/Ioff)得到了改善.对夹层的掺杂浓度和厚度以及沟道的高度也进行了优化.最终优化后的器件开态电流为220 μA/μm,关态电流为3.08×10-10μA/pm,SSavg为8.6 mV/dec,表现出了优越的性能.与初始器件相比,该器件的SSavg减小了 77％,Ion/Ioff增加了两个数量级以上.此外,提出了针对该器件的可行的制备工艺步骤.因此,认为该器件是在超低功耗应用中非常具有潜力的候选器件.     

基于杂质分凝技术的隧穿场效应晶体管电流镜

在全耗尽绝缘体上硅(FDSOI)衬底上制备了一种新型隧穿场效应晶体管(TFET),并用相似的工艺方法制备金属-氧化物-半导体场效应晶体管(MOSFET)作为比较,分别基于两种器件构成基本电流镜电路,研究两种器件的基本性能和电路电流传输能力.两种器件均采用杂质分凝技术制备,在源漏与沟道的界面形成了陡峭的杂质分布,TFET也因此具备陡峭的隧穿结.两种器件的载流子输运机制不同,因此温度对电流的影响也不同,此外,不同于MOSFET的单极导通行为,TFET由于源漏两端均为重掺杂,表现为强烈的双极导通行为.测试发现,由TFET构成的电流镜电路的电流传输比高达97％,高于一般的TFET电流镜和实验中用于对比的MOSFET电流镜,且TFET电流镜的输出阻抗较高,约1 MΩ.这为TFET的研发与简单应用提供了参考.     

一种新型隧穿场效应晶体管

提出了一种新型隧穿场效应晶体管(TFET)结构,该结构通过在常规TFET靠近器件栅氧化层一侧的漏-体结界面引入一薄层二氧化硅(隔离区),从而减小甚至阻断反向栅压情况下漏端到体端的带带隧穿(BTBT),减弱TFET的双极效应,实现大幅度降低器件泄漏电流的目的。利用TCAD仿真工具对基于部分耗尽绝缘体上硅(PDSOI)和全耗尽绝缘体上硅(FDSOI)的TFET和新型TFET结构进行了仿真与对比。仿真结果表明,当隔离区宽度为2 nm,高度大于10 nm时,可阻断PDSOI TFET的BTBT,其泄漏电流下降了4个数量级;而基于FDSOI的TFET无法彻底消除BTBT和双极效应,其泄漏电流下降了2个数量级。因此新型结构更适合于PDSOI TFET。     

基于FDSOI的TFET和MOSFET总剂量效应仿真

对基于全耗尽绝缘体上硅(FDSOI)的隧穿场效应晶体管(TFET)器件和金属氧化物半导体场效应晶体管(MOSFET)器件进行了总剂量(TID)效应仿真,基于两种器件不同的工作原理,研究了总剂量效应对两种器件造成的电学影响,分析了辐照前后TFET和MOSFET的能带结构、载流子密度等关键因素的变化。仿真结果表明:两种器件在受到较大辐射剂量时(1 Mrad (Si)),TFET受辐射引起的固定电荷影响较小,仍能保持较好的开关特性、稳定的阈值电压;而MOSFET则受固定电荷的影响较大,出现了背部导电沟道,其关态电流增加了几个数量级,开关特性发生了严重退化,阈值电压也严重地向负电压偏移。此外,TFET的开态电流会随着辐照剂量的增加而减小,这与MOSFET的表现恰好相反。因此TFET比MOSFET有更好的抗总剂量效应能力。     

一种带有斜向扩展源的双栅隧穿场效应晶体管

设计并研究了一种带有轻掺杂漏(LDD)和斜向扩展源(OES)的双栅隧穿场效应晶体管(DG-TFET),并利用Sentaurus TCAD仿真工具对栅长及扩展源长度等关键参数进行了仿真分析。对比了该器件与传统TFET的亚阈值摆幅、关态电流和开关电流比,并从器件的带带隧穿概率分析其优势。仿真结果表明,该器件的最佳数值开关电流比及亚阈值摆幅分别可达3.56×10¹²和24.5 mV/dec。另外,该DG-TFET在双极性电流和接触电阻方面性能良好,且具有较快的转换速率和较低的功耗。     

新型锗源环栅线隧穿晶体管结构设计及优化北大核心

设计了一种锗源环栅线隧穿晶体管(GAA-LTFET),并采用TCAD工具对其工作原理进行了分析,通过双栅功函数技术抑制寄生点隧穿机制,消除了转移电流曲线上的驼峰现象,提高器件特性。此外,还针对源区掺杂浓度和沟道厚度等关键参数进行了分析和优化,最终器件平均亚阈值摆幅可达33.4 mV/dec,开态电流可达0.64μA/μm,开关比值约为9×10^(8),该器件的优异特性有望促进后摩尔时代超低功耗技术的发展。     

考虑源漏隧穿的DG MOSFET弹道输运及其模拟

在经典弹道输运模型中引入源漏隧穿(S/D tunneling),采用WKB方法计算载流子源漏隧穿几率,对薄硅层(硅层厚度为1nm)DG(dual gate)MOSFETs的器件特性进行了模拟.模拟结果表明当沟道长度为10nm时,源漏隧穿电流在关态电流中占25%,在开态电流中占5%.随着沟道长度进一步减小,源漏隧穿比例进一步增大.因此,模拟必须包括源漏隧穿.     

超薄栅氧MOS器件传统关态栅泄漏电流研究

理论分析了MOSFET关态泄漏电流产生的物理机制,深入研究了栅氧化层厚度为1.4nm MOSFET传统关态下边缘直接隧穿栅泄漏现象.结果表明：边缘直接隧穿电流服从指数变化规律;传统关态下边缘直接隧穿对长沟道器件的影响大于短沟道器件;衬底反偏在一定程度上减小边缘直接隧穿泄漏电流.     

考虑源漏隧穿的DG MOSFET弹道输运及其模拟

在经典弹道输运模型中引入源漏隧穿 (S/ D tunneling) ,采用 WKB方法计算载流子源漏隧穿几率 ,对薄硅层(硅层厚度为 1nm) DG(dual gate) MOSFETs的器件特性进行了模拟 .模拟结果表明当沟道长度为 10 nm时 ,源漏隧穿电流在关态电流中占 2 5 % ,在开态电流中占 5 % .随着沟道长度进一步减小 ,源漏隧穿比例进一步增大 .因此 ,模拟必须包括源漏隧穿 .     

一种感应PN结隧穿场效应晶体管

提出了一种在源区形成感应PN结的隧穿场效应晶体管,利用Silvaco TCAD对器件的工作原理进行了验证,并仿真分析了器件的静态电学特性以及动态特性。结果表明,这种结构的TFET具有低的亚阈值斜率(51mV/dec.)、高的开态电流(5.88μA/μm)、高的开/关态电流比(ION/IOFF为107)以及低至9ps的本征延迟时间,表明利用该结构的TFET器件有望构成高速低功耗逻辑单元。     

Si/Ge异质结双栅隧穿场效应晶体管TCAD仿真研究

Si/Ge异质结双栅隧穿场效应晶体管(DGTFET)较传统硅基DGTFET有更好的电学性能。文章基于Sentaurus TCAD仿真软件,构建了有/无Pocket两种结构的Si/Ge异质结DGTFET器件,定量研究了Pocket结构及Pocket区厚度、掺杂浓度等参数对器件开态电流、关态电流、亚阈值摆幅、截止频率和增益带宽积的影响。通过仿真实验和计算分析发现,Si/Ge异质结DGTFET的开态/关态电流、亚阈值摆幅、截止频率和增益带宽积随Pocket区掺杂浓度增大而增大,而Pocket区厚度对器件性能没有明显影响。研究结果为TFET器件的直流、频率特性优化提供了指导。     

Temperature dependent IDS-VGS characteristics of an N-channel Si tunneling field-effect transistor with a germanium source on Si(110) substrate

在Si(110)衬底上制备了Ge源n型Si沟道隧穿场效应晶体管（TFET）。本文研究了温度对Ge源Si TFET器件的电学性能的影响。温度相关性研究显示器件漏电流主要由漏区的Shockley - Read - Hall (SRH) 产生于复合电流决定。器件开态电流随温度升高而增加,这是因为温度升高材料禁带宽度减小,隧穿几率增大。界面缺陷引起的隧穿电流的亚阈值摆幅随温度升高而变差,但是带间隧穿电流的亚阈值摆幅不随温度变化而变化。     

超薄栅介质MOSFET直接隧穿电流自洽解模型

采用自洽解方法求解一维薛定谔方程和二维泊松方程,得到电子的量子化能级和相应的浓度分布,利用MWKB方法计算电子隧穿几率,从而得到不同栅偏置下超薄栅介质MOSFET的直接隧穿电流模型。一维模拟结果与实验数据十分吻合,表明了模型的准确性和实用性。二维模拟结果表明,低栅压下,沟道边缘隧穿电流远大于沟道中心隧穿电流,沟道各处的隧穿电流均大于一维模拟结果;高栅压下,隧穿电流在沟道的分布趋于一致,且逼近一维模拟结果。     

一个适用于短沟HALO结构MOS器件的直接隧穿栅电流模型

对沟道长度从10μm到0.13μm,栅氧化层厚度为2.5nm的HALO结构nMOS器件的直接隧穿栅电流进行了研究,得到了一个适用于短沟道HALO结构MOS器件的直接隧穿栅电流模型.随着沟道尺寸的缩短,源/漏扩展区占据沟道的比例越来越大,源漏扩展区的影响不再可以忽略不计.文中考虑了源/漏扩展区对直接隧穿栅电流的影响,给出了适用于不同HALO掺杂剂量的超薄栅(2～4nm)短沟(0.13～0.25μm)nMOS器件的半经验直接隧穿栅电流模拟表达式.     

多晶硅薄膜晶体管泄漏区带间隧穿电流的建模

讨论了带间隧穿(BBT)效应在多晶硅薄膜晶体管所有的泄漏机制中占主导地位的条件因素,说明了在高场或低温情况下,泄漏电流主要来自带间隧穿.考虑了BBT的两个产生区域--栅漏交叠处和靠近漏端的PN结耗尽区,分析了陷阱态密度以及掺杂浓度对BBT电流的影响,最后提出了一个适用于多晶硅薄膜晶体管泄漏区的带间隧穿电流模型.     

GaN HFET沟道热电子隧穿电流崩塌模型

研究了GaN HFET中沟道热电子隧穿到表面态及表面态电子跃迁到表面导带两种跃迁过程及其激活能.从沟道热电子隧穿过程出发,提出了新的电流崩塌微观模型.用该微观模型解释了光离化谱、DLTS、瞬态电流及电流崩塌等各类实验现象.研究了各种异质结构的不同电流崩塌特性,在此基础上讨论了无电流崩塌器件的优化设计.     

量子效应和小型化对隧穿晶体管特性的影响

基于二维器件仿真工具,研究了量子效应和小型化对双栅隧穿场效应晶体管的特性和可靠性的影响.隧穿晶体管中的量子效应除了带间隧穿,还包括量子统计效应和垂直沟道方向的量子限制效应.研究表明,量子统计效应和量子限制效应对隧穿晶体管的电流电压特性,特别是正偏压温度不稳定性(PBTI)是非常重要的.另外,随着沟道长度和体硅厚度的缩小,隧穿晶体管的电流电压特性和可靠性都得到了改善,但在保持相同等效氧化层厚度的情况下,使用高介电常数的栅介质不会改善器件的电流电压特性及可靠性.     

GaN HFET沟道热电子隧穿电流崩塌模型

研究了GaN HFET中沟道热电子隧穿到表面态及表面态电子跃迁到表面导带两种跃迁过程及其激活能.从沟道热电子隧穿过程出发,提出了新的电流崩塌微观模型.用该微观模型解释了光离化谱、DLTS、瞬态电流及电流崩塌等各类实验现象.研究了各种异质结构的不同电流崩塌特性,在此基础上讨论了无电流崩塌器件的优化设计.     

一个适用于短沟HALO结构MOS器件的直接隧穿栅电流模型

对沟道长度从10μm到0.13μm,栅氧化层厚度为2.5nm的HALO结构nMOS器件的直接隧穿栅电流进行了研究,得到了一个适用于短沟道HALO结构MOS器件的直接隧穿栅电流模型.随着沟道尺寸的缩短,源/漏扩展区占据沟道的比例越来越大,源漏扩展区的影响不再可以忽略不计.文中考虑了源/漏扩展区对直接隧穿栅电流的影响,给出了适用于不同HALO掺杂剂量的超薄栅(2～4nm)短沟(0.13～0.25μm)nMOS器件的半经验直接隧穿栅电流模拟表达式.     

新型电子器件和光学器件的共振隧穿结构

描述了一种新型共振隧穿结构器件，这种器件包含了通过可变间隙超晶格能量滤波器（ＶＳＳＥＦ）中的耦合量子附态的隧穿过程．论证了通过ＡｌＡｓ／ＧａＡｓＶＳＳＥＦ器件高能态和ＡｌＧａＡｓ／ＧａＡｓ超晶格受激态的共振隧穿，描述了这种器件作为较高功率微波源和共振隧穿晶体管的应用，并讨论了共振隧穿结构作为雪崩探测器和红外发射器等光学器件的潜在应用．