共查询到20条相似文献,搜索用时 968 毫秒
1.
《固体电子学研究与进展》2016,(3)
研究了基于Ge2Sb2Te5的相变存储器单元的瞬态结晶过程,并通过高频示波器捕捉了瞬态结晶过程的电压波形,发现了在结晶过程中瞬态波形存在振荡现象,且振荡频率随时间和脉高变化具有一定规律。结晶完成后振荡现象消失,单元电阻转变为稳定的低阻,通过相变存储器的场致导电通道结晶模型很好地解释了该瞬态结晶现象。 相似文献
2.
3.
4.
相变存储器作为下一代具有竞争力的新型存储器,其基础和核心是相变存储介质.为了制备基于VO2薄膜的非易失性相变存储器,首先采用等离子体增强化学气相沉积法在氟掺杂二氧化锡(FTO)导电玻璃衬底上沉积一层厚度为100 nm的TiO2薄膜,再通过直流磁控溅射法制备VO2薄膜,并在TiOJFTO复合薄膜上形成VO2/TiO2/FTO微结构,用X射线衍射仪(XRD)、扫描电子显微镜(SEM)、四探针测试仪和半导体参数测试仪表征分析微结构的结晶和非易失性相变存储特性.结果表明,N2和O2的体积流量比为60∶40时,在TiO2/FTO上可生长出晶向为〈110〉的高质量VO2薄膜,在VO2/TiO2/FTO微结构两侧反复施加不同的脉冲电压,可观测到微结构具有非易失性相变存储特性,在67,68和69℃温度下的相变阈值电压分别为8.5,6.5和5.5V,相比多层膜结构的相变阈值电压降低了约37%. 相似文献
5.
6.
7.
8.
相变存储器被认为是最有希望成为下一代的非易失性存储器。为了降低相变存储器单元写功耗的需求,相变单元底电极选用具有低热导以及合适电导的氮化钛材料。然而,在相变存储器40纳米工艺节点制造过程中,用氧等离子体灰化光阻剂这一工艺过程使得氮化钛底电极表面被氧化,从而导致底电极阻值非常高并且阻值非常分散。本文主要研究了氮化钛电极的氧化过程,发现随着氧等离子体灰化时间的增加,二氧化钛层的厚度逐渐增加,并且从非晶态转化为晶态。当二氧化钛层的厚度为4~5纳米时,氮化钛底电极接触通孔阻值几乎是纯氮化钛底电极阻值的三倍,这导致了相变存储器单元的失效。我们通过化学机械抛光工艺有效地去除了二氧化钛层,使得氮化钛底电极的阻值从1E5 欧姆/通孔恢复到正常值6E2欧姆/通孔,并成功地得到了均匀分布的底电极阻值。 相似文献
9.
《电子与封装》2016,(8)
相变存储器由于操作电压低,读取速度快,制造工艺简单且与成熟CMOS工艺兼容,被认为最有可能替代Flash成为主流非易失性存储器。相变存储介质在存储中体积变化是影响器件可靠性的一个重要因素。研究了相变存储器在疲劳测试中的电性特征,利用高分辨率透射电子扫描电镜及傅里叶转换分析方法,研究相变存储器疲劳测试后相变介质的微观结构。若底部电极与相变介质的接触存在纳米量级不平整,那么接触表面将产生大电流密度,造成过操作,产生明显的体积收缩比。可以预测在多次的写擦操作后将导致相变介质形成空洞,与底部接触电极脱附。因此,控制底部接触电极与相变介质接触形貌对器件疲劳特性有着至关重要的影响。 相似文献
10.
大数据时代的到来,对高密度存储和计算的速度、功耗提出了更高的要求.相变存储器由于具有较短的读取延迟和良好的可扩展性,在存储和计算领域中具有广阔的应用前景.将相变存储器扩展为高密度存储阵列时所产生的热串扰现象是目前阵列集成所面临的重要挑战,而热串扰所产生的干扰热量会进一步传递到相邻单元并使其发生误操作,导致存储器阵列的可靠性、准确性和稳定性受到影响.因此,本文针对一种新型刀片型结构的3×3相变存储器阵列在激活状态下的热串扰现象进行了系统研究,通过仿真计算软件Comsol Multiphysics系统研究了新型刀片型结构的相变存储器阵列对热串扰的敏感性,并探讨了器件单元间距、器件结构尺寸、编程脉冲以及阵列的缩放效应对存储器阵列在工作时所产生的热串扰效应及其功耗的影响.研究结果显示:基于新型刀片型结构的相变存储器阵列,即使将其缩放到20 nm的技术节点,在5 nm的器件单元间距下仍可保持较低的最大热串扰温度.此外本文对阵列单元外部的绝缘层材料进行了改进,通过使用较高热导系数的AlN薄膜来代替SiO2薄膜,在存储器阵列功耗几乎保持不变的情况下进一步有效抑制了热串扰效应,使其最大热串扰温度下降了... 相似文献
11.
基于中芯国际40 nm工艺制备的64 Mbit相变存储器,设计并进行了两组对比实验.分别使用不同幅值和脉宽的RESET电流脉冲对存储器单元进行疲劳操作,对相变存储器单元的疲劳性能与RESET操作电流的关系进行了研究.实验结果表明,存储单元的疲劳寿命和RESET脉冲幅值的平方呈反比关系,和脉冲宽度呈反比关系.在相变存储器的操作过程中,高阻态下的电阻值出现先减小后增大的漂移现象,这是因为操作电流会对相变材料组分产生影响,在相变材料层中会出现逐渐增大的孔洞,孔洞最终导致相变器件失效,与实验中高阻态阻值漂移现象相吻合,同时可以用来预测存储单元的疲劳寿命. 相似文献
12.
Huo Ruru Cai Daolin Bomy Chen Chen Yifeng Wang Yuchan Wang Yueqing Wei Hongyang Wang Qing Xia Yangyang Gao Dan Song Zhitang 《半导体学报》2016,37(5):054009-4
本文主要研究了相变存储器存储单元的疲劳特性。随着操作次数的增多,相变存储器单元在高阻态和低祖态下的阻值逐渐的向着相反的方向变化。同时,本文还讨论了在疲劳操作下,相变单元状态改变所需的操作条件也在逐渐的改变。在最初的一定次数的疲劳操作条件下,单元的阈值电压缓慢的减小,并且在之后的操作中,阈值电压急剧增大。这是由于器件单元的界面效应以及相变区域体积变化工作作用引起的。本文对于之一现象,给出了合理的解释以及数据加以证明。 相似文献
13.
采用低成本、高效率的压印技术实现了高密度相变存储器(PCRAM)存储阵列的制备,开发出Si2Sb2Te5(SST)新材料的4Gbit/inch2存储阵列,存储单元面积为0.04μm2;利用SEM观测压印获得的光刻胶图形阵列以及刻蚀后的SST存储阵列,其单元外形均具有高度的一致性,且单元特征尺寸的3倍标准差均小于6nm;利用AFM研究了SST存储单元的I-V特性,阈值电压为1.56V,高、低电阻态阻值变化超过两个数量级。实验结果表明了SST新材料及压印技术在PCRAM芯片中的应用价值。 相似文献
14.
《固体电子学研究与进展》2016,(6)
应用数值模拟计算方法对相变存储器单元RESET电流和加热电极尺寸关系进行了研究,建立了二维存储单元模型,模拟了电脉冲作用下不同电极尺寸相变存储单元的RESET过程,包括不同电极尺寸相变单元RESET过程的温度场分布和电阻-电流关系。模拟结果表明,RESET电流随着电极尺寸减小而急剧减小。 相似文献
15.
在相变存储器的外围电路设计中,相变存储单元的电路模型是连接器件与电路的桥梁。在本文中,提出了一种基于解析电导率模型的相变存储器电路模型,与前面的工作相比,该模型利用解析电导率模型代替了使用传统模型中需要利用测试结果建模的缺点,可以通过材料的参数计算相变存储单元的电阻,能够反映相变材料中的载流子传输特性。同时,基于等温假设,提出了解析温度模型,并基于JMA方程建立的相变动力学模型,结果表明,该模型能够进行相变存储单元瞬态与稳态电路仿真,并与测试结果符合较好。 相似文献
16.
17.
18.
应用透射电子显微镜技术和数值模拟计算,对基于材料Ge_2Sb_2Te_5的相变存储器单元有源区RESET电流的影响进行了研究,主要包括有源区晶粒结构和晶粒区域大小对RESET电流的影响。综合分析透射电子显微镜、数值模拟和实际测试结果,最终发现通过得到较大的材料晶粒为立方晶相的有源区域,可以有效地降低后续操作的RESET电流。 相似文献
19.
20.
采用双离子束溅射VOx薄膜附加热处理的方式制备纳米VO2薄膜,利用X射线衍射仪和扫描电子显微镜分别对其结晶结构和表面形貌进行了测试,利用傅立叶变换红外光谱仪(FTIR)对热驱动下纳米VO2薄膜相变过程中的光学性能进行测试与分析。实验结果表明,经400℃N2热处理后,获得了由纳米颗粒组成的VO2薄膜;在所测试的红外波段,纳米VO2薄膜内颗粒发生相变的初始温度随波长的增加而升高,薄膜的相变温度点随波长增加也逐渐升高。 相似文献