Lattice的FPGA开发软件ispLEVER及特点

ispLEVER是Lattice公司的一个完整的FPGA和CPLD设计软件,能帮助用户完成从概念到完成产品的设计.ispLEVER包含许多有力的开发工具,用于设计输入、项目管理、IP集成、器件映射、布局和布线,以及在系统逻辑分析等.     

莱迪思发布新款ispLEVER CLASSIC设计工具套件

莱迪思半导体公司（Lattice Semiconductor Corporation）近日发布ispLEVER Classic1．5版设计工具套件。功能丰富的ispLEVER Classic1．5设计软件将继续支持超低功耗的ispMACH 4000ZECPLD系列,以及所有莱迪思成熟的可编程器件,     

Lattice Diamond1．4加速FPGA的设计优化

LatticeDiamond设计软件新推出1．4版本,得益于几大实用的增强功能,LatticeDiamond1．4使得FPGA设计更容易并且缩短产品上市时间。     

CPLD设计工具ispLEVERClassic

莱迪思半导体公司发布了ispLEVERClassic设计工具套件1．4版。ispLEVERClassic设计软件已经升级,添加了带有HDLAnalyst功能集的Synopsys SynplifyPro,以及改进的ispMACH4000ZECPLDFitter,具有更好的功耗优化功能。     

新脚本工具在90nm工艺流程下实现低功耗设计提供对Synopsys和Cadence设计工具的全面支持

该脚本的新增功能包括自动生成物理设计流程脚本-这些脚本可以大幅降低功耗，自动输入用户定义的功耗结构以及支持串扰分析。通过利用Synopsys公司的Power Compiler的低功耗优化能力，同时在Xtensa LX内核和所有设计者自定义的扩展功能中自动的插入精细度时钟门控，可以降低动态功耗。     

设计工具与服务

用于音频放大器的网上设计工具 针对中国市场的新版RealView开发套件 以太网简易设计的网上开发工具     

Lattice发布新一代ispLEVER~(TM)设计工具

莱迪思半导体公司不久前公布了ispLEVER2.0版__新一代的ispLEVER设计工具套件，支持莱迪思新的ispXPGATM和ispXPLDTM产品系列，并集成了莱迪思ORCAFoundry设计工具的特点和功能。在设计中通过使用类－LPM(LibraryofParametrizedModules)宏，Module/IPManager也可用来加速生成普通逻辑元件。ispLEVERfloorplanner提供ispXPGA设计中逻辑的布局布线的控制。有色编码的图形用户接口帮助设计者容易识别并且确定布线的拥挤处，定位及移动设计实例,并且解决关键的时序问题。ispLEVER工具支持LeonardoSpectrum_和Synplify_的V…     

EDA关注焦点:DFM工具及低功耗设计流程

DFM市场各显身手 随着半导体工艺向纳米时代的挺进，DFM工具也成为EDA行业中最为热门的话题。Cadence公司总裁兼CEO Michael J．Fister指出：“在90nm／65nm及今后的45nm设计中，DFM是影响良率的关键问题。目前，DFM工具占EDA整体市场份额的10％左右，今后将以更快的速度发展。”Mentor公司董事会主席兼CEO WaldenC．Rhines也表示，目前，DFM工具的年均增长率超过了15％，而整个EDA行业的年均增长率仅有2％。因此，DFM工具成为了各大EDA公司的必争之地。     

Lattice首款90纳米非易失性FPGA

莱迪思半导体公司（Lattice）近日发布了其第三代非易失FPGA器件——LatticeXP2系列。LatticeXP2系列FPGA结合了富士通的90纳米逻辑制程以及Lattice嵌入式闪存制程，具有最大为40K的查找表（LUT）、性能较上一代XP系列提升了25％、并加入专用DSP块。     

整体设计工具套件

统一的整体解决方案ISE Design Suite 10.1为FPGA逻辑、嵌入式和DSP设计人员提供了赛灵思的整个设计工具产品线。ISE Foundation中PlanAhead Lite工具的应用,为用户提供了PlanAhead设计和分析工具所拥有的强大布局规划和分析功能的一个子集。PinAhead技术的采用避免了通常在设计后期发生的与引脚布局相关的修改。     

使用ISE设计工具优化FPGA的功耗

Xilinx公司设计软件部 SubodhGupta博士,JasonAnderson博士 自从Xilinx公司推出FPGA二十多年来,研发工作大大提高了FPGA的速度和面积效率,缩小了FPGA与ASIC之间的差距,使FPGA成为实现数字电路的优选平台.今天,功耗日益成为FPGA供应商及其客户关注的问题.     

善用设计规划工具提高设计精度

ASIC中芯片尺寸的大幅缩小已使得连线负载的统计模型不再精确,模型的不够精确,加上硬式巨集的使用日增,Sun的设计所导致的绕线阻塞等问题已迫使Sun的ASIC设计必     

FPGA动态重新配置的设计工具

随着半导体工艺的巨大改进，现场可编程门阵列（ＦＰＧＡ）所达到的集成度已可与一般的门阵列相匹敌。由于不用制作掩膜后再生产，因而ＦＰＧＡ能够迅速制成样品并简化设计修改。基于ＳＲＡＭ的ＦＰＧＡ另一个好处是可重新配置，即根据应用要求变化重新编程。这种特性的精炼之处是部分重新配置能力，使得芯片一部分重新编程的同时，其余部分都可保持其原来的功能。现在，一种更先进的技术正在出现，这种技术在实际系统工作期间可对ＦＰ－ＧＡ进行重新编程。动态重新配置是在不改变的部分执行系统功能时修改ＦＰＧＡ设计的一部分的能力。除了…     

Exsedia先进EDA工具协助前端设计工程师开展设计项目

EDA新兴厂商Exsedia日前宣布在华推出高端设计工具--Nimbus方案,协助IC工程师快速开展他们的设计项目.Nimbus方案最大的特点在于让工程师通过直观式图象形式,依照设计规格创造硬件设计图,从而节省投放在函数分析和设计仿真测试上的时间.与文本式的设计方法相比,直观式图象形式不需要考虑设计语言不同的问题,而且对于一些刚进入设计领域的工程师来说,Nimbus方案简单易用的特色更容易被接受.     

Cadence新工具解决前端设计的可预测性危机

随着设计复杂度的提高和逻辑设计工艺尺寸的缩小,前端设计人员面临着越来越多的设计挑战:器件对低功耗的需求、日益扩大的设计与验证之间的脱节,以及逻辑-物理建模鸿沟等。目前,设计团队只能通过一种人工的、连续的、高度重复的处理方法来解决这些问题,它严重影响了设计进度的可预测性。