一种高效信道化接收机设计与实现

介绍一种高效结构的数字信道化接收机,从传统的低通滤波器结构形式出发,推导了基于多相滤波器组结构的实信号信道化接收机模型。构建了信道化接收机硬件平台,并采用均匀滤波器组划分形式,实现了双通道瞬时带宽480MHz 和单通道瞬时带宽960MHz 的信道化接收机。给出了该信道化接收机 FPGA 实现的具体功能结构,并通过系统实际测试,验证了信道化接收、信道判别和瞬时相位提取功能的正确性。     

数字信道化高效结构设计及FPGA实现

针对宽带接收机中处理多个同时到达信号时的逻辑资源消耗大、实时性差、配置不灵活等问题,从多相滤波和采样率等价交换原理出发,对接收机前端信道化过程开展研究。提出了包含移位抽取模块、多相滤波模块和全并行快速傅里叶变换(FFT)模块的数字信道化高效实现结构;利用基于现场可编程门阵列(FPGA)的硬件描述语言实现了该高效结构。最后,给出了仿真验证和在线测试的结果,验证了该高效结构实现方式合理。在满足宽带接收机处理多个同步到达信号的同时,有效提高了处理速率,降低了资源消耗,为后续基带信号处理预留了更多的硬件资源。     

基于多核DSP的实时信号处理平台设计

高速实时信号处理是宽带数字信道化侦察接收机的主要特点之一,其性能决定着侦察接收机的整体指标。为满足宽带侦察接收机对密集雷达信号实时处理的需求,设计一种基于FPGA和多片多核DSP的并行实时信号处理平台,芯片之间通过高速串行总线互联,使用FPGA对多核DSP进行调度。本文从硬件系统架构、电源供给、时钟同步、芯片互联等方面论述了信号处理平台硬件实现方法,结合实际应用对该处理平台的性能进行了测试验证,达到了预期的设计目标。     

L波段射频数字化宽带接收解调研究

L波段电磁波频率在1 GHz～2 GHz范围内,普遍运用于雷达、通信和导航领域.利用射频数字化接收解调技术,设计了一种L波段宽频带、高动态射频数字化接收机.主要从射频采样、数字信道分离、接收机动态扩展以及高速信号解调方面,对L波段射频数字化通用接收机的设计进行了研究,并结合FPGA信号处理平台给出了数字通道分离和滤波解...     

基于软件无线电平台的信道模拟技术实现

信道模拟技术的研究与实现对无线通信系统的开发具有重要意义;在研究现有信道模型的基础上,提出了基于DSP＋FPGA平台的信道模拟技术。将复杂的信道模型算法置于计算功能强大的DSP中来实现;利用FPGA控制时序和DDR存储;通过AD9952提供FPGA工作时钟,同时控制输出信号读取时钟;由AD9777完成输出信号的数模转换。模拟了瑞利（Rayleigh）、莱斯（Ricean）N种信道。     

多路全可配置信道化数字信号处理方法

宽带数字信道化接收机以其高灵敏度、高频率分辨率以及高截获概率,广泛应用于各种电子战系统当中,代表了接收机技术的发展趋势。本文根据某实际通信系统的需要,设计以一种多路全可配置信道化数字信号处理方法,可以提高宽带数字信道化接收机的灵活性,具有一定的工程应用前景。     

基于高效信道化的侦察接收机设计与实现

为了解决电子侦察接收机中同时到达信号的接收问题,从传统的低通滤波器结构出发,给出了一种无盲区高效数字信道化接收模型。信道化之后进行瞬时幅度和相位差提取。通过系统仿真,验证了该信道化模型的正确性;通过搭建信道化接收机的硬件平台并对实际系统测试,验证了瞬时幅度及相位差测试的正确性。     

TF/MC DS-CDMA通信系统中接收机的研究

针对一种新型的时频二维联合扩频多载波码分多址（TF/MC DS-CDMA）通信系统,提出了其解扩接收机的结构,在FPGA上进行了实现。利用面向通信系统的仿真类库IT++,对所提出的TF/MC DS-CDMA系统接收机在瑞利平坦衰落信道下的性能进行了仿真分析,验证了TF/MC DS-CDMA结构相对于其他MC-CDMA（多载波码分多址）结构所具有的优越性。     

信道化接收机的结构优化和实现

为了减少信道化接收机的资源消耗,对低通滤波器组实现信道化接收机的结构进行了研究。在前人将HB滤波器和FIR滤波器设计为多通道并采用时分复用方法的基础上,将NCO和CIC滤波器也做了同样处理,并在FPGA上分别实现了优化前后的两种结构,通过硬件资源消耗情况的对比,验证了此方法的有效性。在输入数据为单一频率正弦波的情况下,将信道化的结果导入Matlab进行分析,验证了此方法的正确性。     

基于前导的OFDM系统信道估计及FPGA实现

在分析了802.11a WLAN系统发送与接收机模型基础上,提出了基于前导的OFDM的信道估计与均衡及FPGA实现的方案,其中包括信道的估计与补偿。方案中的各电路模块使用Verilog HDL语言编写,并在Xilinx的编程软件Vivado 14.2下进行编译、仿真与综合。仿真结果表明:电路系统各模块运行良好,能够对信道进行估计与补偿,符合设计要求。     

基于FPGA的数字滤波系统设计

为研究基于FPGA的数字滤波系统的设计与实现过程,根据数字滤波系统的基本工作原理在芯片内部设计了模数转换采样控制、基于分布式算法的FIR滤波器以及基于FFT IP核应用的频谱分析电路等功能模块,并给出了QUARTUS Ⅱ平台上的系统设计时序仿真波形.实验结果表明,相比于一般实现方法,基于FPGA实现的数字滤波系统具有高速灵活的优点,FPCA可广泛应用于高速数字信号处理领域.     

Embedded system for contrast enhancement in low-vision

This paper presents a real-time contrast enhancement system, implemented in FPGA and adapted to display the processed images on a Head Mounted Display (HMD). A novel visual processing scheme is proposed which combines a version of the algorithm known as Contrast Limited Adaptive Histogram Equalization (CLAHE) with a spatial filtering based on a bio-inspired retina model. The system is designed so that visually impaired people can improve their functionality in environments with non-uniform lighting or with abrupt changes in lighting conditions. The parallelism offered by FPGA devices allow to achieve real-time processing with VGA-resolution images, reaching up to 60 frames per second. This system, developed on a FPGA of reduced complexity, has been compared in performance with a parallel implementation on a portable platform based on GPU.     

基于FPGA的无人机SAR天线稳定平台控制系统设计

为了满足无人机SAR成像对天线波束指向平稳性的要求,设计了一种基于FPGA的天线稳定平台控制系统。FPGA接收姿态传感器和DGPS/INS组合系统输出的姿态信息,采用数字滤波、数字PID控制实现对SAR天线指向的平稳控制。该系统具有实时性好、集成度高、小型化、低成本、低功耗等特点。通过大量实验验证,实验结果表明该系统性能良好,满足设计要求。     

基于DSP+FPGA的实时信号采集系统设计与实现

为了提高对实时信号采集的准确性和无偏性,提出一种基于DSP+FPGA的实时信号采集系统设计方案。系统采用4个换能器基阵并联组成信号采集阵列单元,对采集的原始信号通过模拟信号预处理机进行放大滤波处理,采用TMS32010DSP芯片作为信号处理器核心芯片实现实时信号采集和处理,包括信号频谱分析和目标信息模拟,由DSP控制D/A转换器进行数/模转换,通过FPGA实现数据存储,在PC机上实时显示采样数据和DSP处理结果;通过仿真实验进行性能测试,结果表明,该信号采集系统能有效实现实时信号采集和处理,抗干扰能力较强。     

基于FPGA的多通道心电信号实时滤波与压缩

为了改善多通道心电(ECG)信号滤波的质量和保证数据传输速率,实现实时采集与处理,提出了一种基于现场可编程门阵列(FPGA)的ECG信号滤波和压缩处理方法.对AD采集的ECG信号进行FIR低通和四层Coif1小波滤波处理;由多级树集合分裂(SPIHT)模块进行压缩;将压缩数据经通用串行总线(USB)传入上位机.根据Modelsim仿真和Altera Arria V FPGA的实验结果表明:经过数字滤波与压缩,ECG信号的信噪比(SNR)可提升7.4 dB,数据压缩率可达13.4.方法可实现对64通道的ECG信号实时滤波和压缩处理.     

基于FPGA的声呐信号数字预处理机的设计

介绍了一种基于单片FPGA的声呐信号数字预处理机设计方案。系统可以对30路换能器输出的模拟信号进行同步采样,采样数据在FPGA中依次进行正交解调、FIR滤波、波束形成等声呐信号预处理计算,减轻了上位机计算任务,解决了多阵元声呐设备中数据采集速度和数据处理速度难以匹配的瓶颈。     

基于FPGA+GPU的图像采集处理系统设计

随着嵌入式图像处理系统的快速发展,对于前端图像采集模块的需求越来越高。图像采集的速度、分辨率、可靠性以及集成度对后续设计的准确度由极大的影响。通过对数字图像采集系统进行研究,设计出了基于FPGA和GPU架构的图像采集处理系统,重点研究了图像采集处理系统的硬件设计过程和软件设计过程。在基于FPGA+GPU的图像采集处理系统中,让具有强大运算处理能力的GPU专注于数据存储、用户交互以及后续的图像处理。系统中,FPGA则负责图像的采集、外设控制、任务调度。GPU与FPGA之间通过高速PCIE总线进行通信,分别设计编写基于Linux系统的驱动程序和FPGA端PCIE程序。实验结果表明,所设计基于FPGA+GPU的图像采集处理系统可实现437.5Mbps的实时图像采集存储速度,传输过程实时稳定,数据传输完整。     

基于FPGA的超声波信号处理设计与实现

为了满足超声波探伤检测的实时性需求,通过研究超声波探伤的工作原理,提出了基于FPGA芯片的实时信号处理系统实现方案及硬件结构设计,并根据FPGA逻辑结构模型实现了软件系统的模块化设计。根据实验测试及统计数据得出,基于FPGA芯片的信号处理系统提高了探伤检测的准确性与稳定性,满足了探伤过程中B超显示的实时性要求。     

基于FPGA图像处理技术在钢板表面缺陷检测系统中的应用

为了解决钢板表面缺陷视觉检测系统中图像处理的瓶颈问题,采用基于FPGA的嵌入式处理系统完成大数据量、实时、在线的处理任务,从而满足高速、宽幅、高分辨率的检测要求.嵌入式系统以Altera公司最新的Stratix FPGA作为核心处理器,在分析FPGA专有的硬件结构基础上,对图像处理中的模板卷积算法进行了优化设计,采用Verilog语言对算法完成建模与实现,并在Quartus Ⅱ平台进行了仿真验证.实验与算法仿真证明嵌入式处理系统的可行性与工程实用性,从而表面缺陷检测系统中的图像信息实时处理这一关键问题得以解决.     

基于DSP和FPGA的全景图像处理系统设计与实现

设计了基于DSP和FPGA的全景图像处理方案,FPGA完成图像采集,DSP完成图像的各种处理算法。利用FPGA设计了基于乒乓缓存机制的SDRAM控制器;采用EDMA方式,完成了DSP与FPGA的数据交换。测试结果表明,DSP+FPGA折反射全景图像处理系统完成了对分辨率为2 048×2 048、每秒15帧的Camera Link接口的全景图像的实时采集及缓存解算,并以1 024×768的分辨率进行实时显示。