边界扫描测试技术及其应用

边界扫描技术是一种完整的、标准化的可测性设计方法，它提供了对电路板上元件的功能、互连等进行测试的一种统一方案，极大地提高了系统测试的效率。本文详细介绍了边界扫描测试的原理、结构，讨论了边界扫描测试技术的应用。     

基于边界扫描的星载计算机可测性设计

叙述了可测性设计（Design For Test／Testability，DFT）的概念和常见方法，其中边界扫描技术是目前应用最为广泛的可测性设计方法。本文在对边界扫描技术的基本原理予以介绍后，结合星载计算机的特点设计了一种基于边界扫描的可扩展的层次化可测性设计结构，能够通过边界扫描进行芯片级、板级乃至系统级的测试。     

基于边界扫描的混合信号电路可测性结构设计

在深入研究IEEE1149.1及IEEE1149.4标准的基础上,设计并实现了符合标准的混合信号电路边界扫描可测性结构各组成部分,包括测试访问口控制器、数字边界扫描单元、模拟边界扫描单元、测试总线接口电路及测试寄存器;构建验证电路进行了测试验证。测试结果表明,所设计的混合信号电路可测性结构是可行的,并可以应用到混合信号电路中提高电路的可测试性。     

基于RTL内部功能模块的测试向量产生方法

提出利用RTL数据通路中加法器、减法器、乘法器作为一种产生测试向量硬件的方法,对被测模块进行测试,以降低硬件开销。实验结果表明,该可测性设计与调度算法具备良好的性能和实用性。在满足功耗约束下,硬件开销可以降低10.7%~73.4%,同时测试应用时间也有所降低,最多可以降低22.4%。     

数据采集器的可测性设计与评估

针对数模混合系统的快速诊断维修问题,以数据采集器作为对象,研究典型数模混合系统的可测性设计及评估;文章首先介绍了两种先进的可测性设计技术:边界扫描技术和内建自测试技术;以某数据采集系统为对象,阐述其关键性能指标,并依据"分块设计"的方法分析了系统各个测试模块的故障类型和采用的可测试性设计方案;最后,利用TEAMS软件建立了数据采集系统的基于多信号流的模型,经计算及仿真对比了可测性设计前后的测试性设计指标;仿真结果表明,增加可测性设计,可以提高电子系统的故障检测率和隔离率,但要增加测试代价,并在一定程度上降低系统的可靠性。     

基于边界扫描的电路板快速测试系统设计

本文设计了一套基于边界扫描的电路板快速测试系统,该系统利用计算机并行端口,通过适配器发送、接收测试向量,然后对采集数据进行分析,显示测试结果.本文主要介绍了该系统的硬件结构、软件思想和诊断策略.经实验,该系统能够为维修人员提供有力的支持.     

8位RISC_CPU可测性设计

本文介绍了一款RISC_CPU的可测性设计,为了提高芯片的可测性,采用了扫描设计和存储器内建自测试,这些技术的使用为该芯片提供了方便可靠的测试方案.     

基于多扫描链的内建自测试技术中的测试向量生成

针对基于多扫描链的内建自测试技术,提出了一种测试向量生存方法。该方法用一个线性反馈移位寄存器（LFSR）作为伪随机测试向量生成器,同时给所有扫描链输入测试向量,并通过构造具有最小相关度的多扫描链克服扫描链间的相关性对故障覆盖率的影响。此外该方法经过模拟确定难测故障集,并针对这外难测故障集利用ATPG生成最小确定性测试向量集。最后丙依据得到的最小测试向量集来设计位改变逻辑电路,利用们改变逻辑电路控制改变扫描链上特定的值来实现对难测故障的检测,从而实现被测电路和故障完全检测。     

数模混合边界扫描技术的研究现状与进展

数模混合电路的集成度和复杂度不断提高,电路测试的难度越来越大,混合信号边界扫描技术的推出为数模混合电路的测试提供了一种有效解决方案;文章以近年来国内外有关的文献报道为依据,对目前混合信号边界扫描技术的测试规范及测试方法进行系统的归纳,重点对该技术的新应用、新进展和发展动态进行详细介绍;针对混合信号边界扫描技术应用过程中遇到的实际问题提出了急需研究解决的主要关键技术,最后总结了该技术的发展方向和应用前景。     

边界扫描技术及其在PCB可测性设计中的应用

阐述了边界扫描技术的基本原理,从设计方法、优化策略及实现技术等方面,对基于边界扫描技术的PCB可测性设计进行了研究,并给出了具体的实现方法;以对某海军导弹通用测试系统中的数据采集电路板进行改进为例,实现了该电路板的可测性设计;经验证,该方法有效地缩短了数据采集电路板的开发周期,降低了其维修测试费用,因而将具有更为广泛的应用前景.     

基于边界扫描技术的数字系统测试研究

介绍了支持JTAG标准的IC芯片结构、边界扫描测试原理以及利用边界扫描技术控制IC芯片处于特定功能模式的方法。针对IC芯片某种特定的功能模式给出了设计思路和方法,并用两块xc9572pc84芯片互连的PCB板为例进行设计分析和实验实现。通过实验实现,体现了边界扫描技术易于电路系统调试和方便系统设计的特点,且设计的系统控制逻辑简单方便,易于实现。     

基于软件内建自测试模板内容的研究

受到硬件测试中BIST(内建自测试)技术和可测试性设计的启发,在国家自然科学基金项目“软件内建自测试”中提出了软件内建自测试的思想。给出了模板的程序流程中有效语句的定义、流程的存储格式以及独立路径的计算,此外还对程序变量跟踪链表进行了研究。     

基于微控制器的嵌入式边界扫描解决方案

为了解决电路板快速诊断维修问题,嵌入式测试正以全新的概念成为板级电路测试的研究方向;嵌入式测试性设计,是将自动故障检测和诊断功能内置于电路板中,利用嵌入式测试控制器,在UUT内部实现故障检测;边界扫描技术作为高密度电路板故障检测的主流技术,将结合嵌人式测试方法,成为板级乃至系统级故障检测的新发展方向;文章首先概述了嵌入式边界扫描技术,然后提出了一种基于微控制器的嵌入式边界扫描解决方案,阐述了嵌入式边界扫描的数据生成技术,最后以数字IO电路板为对象进行了测试性设计与验证,并给出结论;总体上,嵌入式测试以增强测试自动化、提高测试覆盖率和测试效率为目的,能够更好地降低产品整个寿命周期的测试维修成本。     

基于边界扫描的测试技术

鉴于工程实践中对边界扫描技术的忽视,分析了它在实际使用中存在的误区,介绍了边界扫描接口的定义及其具体硬件结构,阐述了边界扫描的工作原理。并分析总结了其用于实际测试中的作用与优点,提出了对边界扫描测试进行优化时需要注意的方面．以利于更好地普及应用。     

基于树形解压缩器的低测试数据量方法

提出一种由异或门按照完全二叉树形状排列而成的树形向量解压缩器。该解压缩器的少数输出端需要由大部分的输入端来确定,而且该结构对其输出值的确定关系类似于扫描链中确定位的分布概率,可有效降低测试数据量。实验结果表明,对于ISCAS’89基准电路,该结构最高将测试数据量压缩了77倍。     

基于边界扫描的测试技术

鉴于工程实践中对边界扫描技术的忽视,分析了它在实际使用中存在的误区,介绍了边界扫描接口的定义及其具体硬件结构,阐述了边界扫描的工作原理。并分析总结了其用于实际测试中的作用与优点,提出了对边界扫描测试进行优化时需要注意的方面,以利于更好地普及应用。     

基于JTAG标准的边界扫描在通用CPU中的设计

剖析了JTAG标准的精髓,分析了其组成,功能与时序控制等关键技术,结合一款通用CPU的具体要求,给出了一种实现JTAG结构的具体方法,并介绍了其功能测试的方法。     

SOC微处理器核测试技术研究

介绍了SOC中微处理器核的几种测试方法(并行测试法,串行测试法,测试接口控制器(TIC)法和内建自测试法)和SOC微处理器核的调试支持,并着重介绍了其中测试接口控制器(TIC)法和内建自测试法两种方法的具体实现。     

用户定制边界扫描结构的设计与自动实现

边界扫描是一种标准化的可测性设计体系结构,已被广泛应用于板级测试、系统片上调试以及IC编程;Longtium R2+微处理器的边界扫描设计采用EDA工具BSD Compiler自动完成,缩短了设计和验证周期;主要介绍了BSD Compiler的设计流程及配置要点,并结合Longtium R2+边界扫描逻辑的具体实现方案,提出了一种利用边界扫描逻辑实现对系统内部逻辑观察与控制的机制。     

基于内建自测试的测试向量生成方法

内建自测试(BIST)方法是目前可测性设计(DFT)中最具应用前景的一种方法。BIST能显著提高电路的可测性,而测试向量的生成是关系BIST性能好坏的重要方面。测试生成的目的在于,生成可能少的测试向量并用以获得足够高的故障覆盖率,同时使得用于测试的硬件电路面积开销尽可能低,测试时间尽可能短。本文对几种内建自测试中测试向量生成方法进行了简单的介绍和对比研究,分析各自的优缺点,并在此基础上探讨了BIST面临的主要问题和发展方向。