一种延迟可控的异步FIFO电路设计

基于传统异步FIFO延迟电路设计了 一种延迟可控的异步FIFO电路.该电路在实现数据跨时钟域传输的同时增加了延迟控制模块,通过调节读指针与写指针的差值实现整数延迟的控制,通过调节读时钟与写时钟的相位差实现高精度的小数延迟控制.建立VCS验证平台,进行功能验证.结果表明,该FIFO电路实现了数据跨时钟域传输和延迟动态控制...     

一种高性能的异步FIFO结构

针对现有FIFO设计方法的不足,本文提出一种新的异步FIFO结构——WG-FIFO,采用加权Gray码进行指针编码,采用实时状态检测器控制写/读操作.模拟结果表明,在FIFO深度为4~16的情况下,该结构与已有的FIFO结构相比在性能、面积开销以及写/读操作效率等方面都获得了明显的改善.特别地,当FIFO的深度为8、宽度为32时,相比B-FIFO,WG-FIFO的最高时钟频率提高31.6%,单元面积减少17.1%,且写/读效率最大能提高47%.     

多路SDI信号单波长无损光传输

针对目前市场上越来越多针对SDI信号的应用需求,提出了多路SDI电信号单波长光纤传输的实现方案,就方案中出现的由于FIFO“写满”或“读空”引起的SDI信号传输误码,提出了一种基于FPGA内部PLL的可控时钟,利用该时钟作为FIFO的读时钟,实现SDI信号无损传输。     

基于Kintex-7 FPGA的DDR3 SDRAM接口应用研究

针对FPGA中使用DDR3进行大容量数据的缓存应用背景,采用模块化设计方法,提出基于Xilinx Kintex-7 FPGA的DDR3 SDRAM FIFO接口设计方案。在分析DDR3用户接口特点和用户接口时序的基础上,对不同读/写模式进行效率测试。借鉴标准FIFO的设计思想,结合DDR3 SDRAM控制器的特点,设计遍历状态机对该FIFO接口进行读/写测试。最后,原型机平台验证了该接口不仅具有标准FIFO简单易用的功能,而且具有存储空间大等优势。     

异步FIFO的设计分析

基于FIFO的工作原理依次论述了异步FIFO的读写控制逻辑和空满状态判断逻辑,突破了传统的方法,采用分别为读、写指针增添一位附加位的方法来更快、更准确地判断异步FIFO的空、满状态,设计了一款具有转发功能的FIFO。测试结果表明:此款FIFO的转发功能正常,读写速率可达到165 MHz。     

基于EDA技术的高速FIFO设计

利用Lattice公司的在系统可编程逻辑器件ispLSI6192芯片构造4个双向、独立的128×9位F IFO高速数据存储栈区(FIFO),并对芯片可编程逻辑编程建立快速地址加1计数器以及FIFO控制逻辑,控制逻辑分别对4个FIFO栈区进行读/写控制;实现将系统的高速数据栈区及其控制逻辑功能在同一个芯片上实现,从而提高计算机数据通信的速度、效率以及提高系统的集成度和降低系统的故障率。     

一类基于AMBA总线的SDRAM控制器设计

提出一类SDRAM控制器的设计方法,针对SDR SDRAM的突发特性,采用数据预读取机制提高SDRAM的读取效率,同时又加入了写指令FIFO消除读缓存带来的负面影响.并且以该控制器在AHB总线的集成为例,实现了控制器在SoC中的应用.功能仿真和FPGA验证均表明本设计能够准确高效地实现对SDR SDRAM的访问控制.     

OTN中异步FIFO的设计与实现

针对OTN(光传送网)电路中传统异步FIFO(先入先出)的可能故障,提出一种适用于OTN电路的异步FIFO,该异步FIFO在出现空/满状态后会复位读/写地址,这样就不会影响电路的同时读写功能。用比较读写地址最高两位的方法来确定接近空或接近满指示信号,更容易判断异步FIFO的空/满状态。测试结果表明,所设计的FIFO的空/满复位功能正常,读写速率可达到133 MHz。     

自指针先入先出电路设计的研究

本文给出一种特殊的自指针先入先出(FIFO)电路的设计。其优点是结构简单，避免了额外的寻址指针处理，然而又同样能完成异步读／写所需的指针操作。采用电子CAD技术进行仿真的结果表明电路实现了预定的功能，可用于各种需要对数据流实施速率调整的电子信息系统中。     

一种基于PCI Express总线的DMA高速传输系统

介绍了DMA高速传输系统的结构以及DMA的设计,搭建了×8通道的PCIE系统.在整个系统的板卡终端,连接了两个FIFO,提供标准的FIFO接口,能连接光纤数据、CT图像采集数据、A/D采样数据等.实验验证了DMA读和DMA写两种传输方式的可靠性,测试了DMA读写的传输速度.实验表明,在单次DMA传输大小达到1MB时,×8通道的PCIE系统DMA读和写速度均能达到1 000 MB/s,可满足大部分高速数据传输的要求.     

基于高速FIFO的远程图像数据采集存储系统

针对图像信号数据容量大、速度快的传输特点,设计了基于高速缓存FIFO的远程图像数据采集存储系统。硬件系统采用FPGA作为中央控制单元,IDT72V285作为图像数据的高速缓存FIFO,用以采集、编帧、传输和存储两路图像信号,最终通过计算机回读数据,并实现对图像数据的还原处理。高速缓存FIFO设计、FLASH写入和数据远程读取是整个系统的关键部分。经试验验证,该图像数据采集存储系统性能稳定,数据存储可靠,满足实际测试要求。     

设计重构实现FIFO和DM合并的方案研究

提出了一种存储器设计重构的新思想,给出了两种不同的异步时分交换电路的设计方案.试验结果表明,采用设计重构实现FIFO和DM两块存储器合并的设计方案能够减少存储器的使用数目,缩小芯片的面积,从而简化电路设计复杂度,降低芯片的功耗,提高芯片的可靠性和整体性能.     

基于USB接口的便携式数据采集系统的设计

为了设计一种便于野外使用的数据采集器,文中研究基于USB接口的便携式数据采集器的系统组成,并进行工程实现。该数据采集系统采用两路14位40MHz的A/D变换器,利用VHDL语言完成了FPGA的逻辑设计与综合,从而实现对FIFO的读写时序控制与USB控制器之间的数据传输,并给A/D提供要求的时钟。利用VC 应用程序设计数据采集系统的控制界面,对采集的数据进行存储,用动态波形显示进行回放等,并有良好的人机界面。     

基于NORFLASH的大容量数据存储与传输

针对在高速调制波形产生过程中大容量调制数据传输和存储的问题,提出了基于Virtex-6 FPGA采用USB设备和NORFLASH进行大容量数据传输与存储的设计方案。采用Verilog HDL硬件描述语言设计了SLAVE FIFO控制接口,以及NORFLASH擦写、读取控制器,实现了USB设备与NORFLASH之间6 Gbits的大容量数据的存储和回放验证。硬件测试结果表明,所设计的控制器工作稳定可靠,且具有较好的可移植性。     

基于多波束风场位移测量法的高速数据采集和处理系统设计

为实现对风场的实时监控,多波束风场位移测量系统对数据采集系统提出了很高的要求。针对实际需求,设计了实现高速数据缓存和传输控制的FPGA芯片,主要包括PLL时钟管理模块、前级FIFO缓冲模块、后级双口RAM存储模块以及FIFO和RAM的读写控制模块等,很好地完成了数据的缓存和异步读取,并且极大简化了A/D芯片接口电路结构和印制电路板设计的复杂性。在开发环境QuartusⅡ6.1中对设计的各个模块分别进行了综合和仿真,仿真结果表明各模块均达到了设计要求。风场位移测量系统成功地对实地风场进行了测量,结果表明高速数据采集系统能够有效地检测出风场中不同距离处的散射回波信号,并据此计算出风速以及风向。     

一种有效的FIFO复位策略

介绍了一种有效的FIFO复位策略。在逻辑设计中,经常需采用FIFO来缓存数据包。当系统发生异常时,FIFO有可能出现如丢包后数据包对应关系错乱且不可恢复问题,此时,为了用最小的代价使得整个逻辑恢复正常,通常采用软件控制复位FIFO来解决。但由于软件复位FIFO时是随机的,复位有可能发生在数据包传递过程中,造成不完整的数据包写入FIFO,而导致新的不可恢复故障。因此,有必要针对复位FIFO操作进行相应处理,以达到正确复位的目的。     

基于小波变换与FPGA/CPLD的视频采集压缩系统的设计

介绍了一种基于小波变换及FPGA／CPLD的视频采集压缩系统的实现方案，他适用于多种图像处理及相关领域。文中给出了硬件实现框图，具体讲述了FPGA／CPLD对双帧缓存的读写控制，以及基于小波变换的视频压缩算法DSP实现。     

基于FPGA的DDR3 SDRAM控制器的设计与优化

为解决超高速采集系统中的数据缓存问题,文中基于Xilinx Kintex-7 FPGA MIG_v1.9 IP核进行了DDR3 SDRAM控制器的编写,分析并提出了提高带宽利用率的方法。最终将其进行类FIFO接口的封装,屏蔽掉了DDR3 IP核复杂的用户接口,为DDR3数据流缓存的实现提供便利。系统测试表明,该设计满足大容量数据缓存要求,并具有较强的可移植性。     

Application Exploration for 3-D Integrated Circuits: TCAM, FIFO, and FFT Case Studies

3-D stacking and integration can provide system advantages. This paper explores application drivers and computer-aided design (CAD) for 3-D integrated circuits (ICs). Interconnect-rich applications especially benefit, sometimes up to the equivalent of two technology nodes. This paper presents physical-design case studies of ternary content-addressable memories (TCAMs), first-in first-out (FIFO) memories, and a 8192-point fast Fourier transform (FFT) processor in order to quantify the benefit of the through-silicon vias in an available 180-nm 3-D process. The TCAM shows a 23% power reduction and the FFT shows a 22% reduction in cycle-time, coupled with an 18% reduction in energy per transform.      

TMS320C67系列EMIF与异步FIFO存储器的接口设计

介绍了TI公司TMS320C67系列DSP的EMIF(外部存储器接口)与异步FIFO(先进先出)存储器的硬件接口设计,着重描述了用EDMA(扩展的直接存储器访问)方式读取FIFO存储器数据的软件设计流程,最后说明了在选择FIFO存储器时应注意的问题.由于EMIF的强大功能,不仅具有很高的数据吞吐率,而且可以与不同类型的同步、异步器件进行无缝连接,使硬件接口电路简单,调试方便.运用EDMA的方式进行数据传输,由EDMA控制器完成DSP存储空间内的数据搬移,这样可以最大限度地节省CPU的资源,提高整个系统的运算速度.