共查询到20条相似文献,搜索用时 390 毫秒
1.
从FFT算法出发详细说明了算法原理,并对三种实现FFT算法芯片进行比较,确定选择FPGA芯片进行设计.详细说明了英特尔的FFT IP核相关内容,并结合FFT核的控制要求完成设计,最后利用仿真实验与板级验证实验的结果验证了设计方案的可行性. 相似文献
2.
3.
OFDM系统中高速FFT处理器的FPGA实现 总被引:1,自引:0,他引:1
针对OFDM系统中FFT处理器的设计要求,选择并具体分析FFT基4-DIF算法流程,并利用现场可编程设计开发了高速FFT信号处理器。本设计采用Verilog HDL语言进行描述,并通过了仿真和验证。 相似文献
4.
定点FFT量化误差模型及性能分析 总被引:2,自引:0,他引:2
介绍了快速傅里叶变换(FFT)的基本原理,针对硬件实现中的定点运算,分析推导出了不同FFT长度扣不同量化位数带来的误差模型,并进行了实验验证。结果表明,相同量化位数条件下,FFT长度越长误差越大;相同FFT长度条件下,量化位数越多,误差越小。实验结果为FFT设计提供了参考。 相似文献
5.
OFDM系统中高速FFT处理器的FPGA实现 总被引:1,自引:0,他引:1
针对OFDM系统中FFT处理器的设计要求,选择并具体分析FFT基4-DIF算法流程,并利用现场可编程设计开发了高速FFT信号处理器。本设计采用Verilog HDL语言进行描述,并通过了仿真和验证。 相似文献
6.
为了减小频域均衡系统电路实现的功耗和面积,满足长距离少模光纤通信对均衡器的要求,对关键环节快速傅里叶变换(FFT)电路的实现进行了研究,采用2维分解算法将大点数的FFT运算转换为小点数FFT处理器的设计,降低了硬件复杂度。设计了基于现场可编程门阵列的高速蝶形运算核,实现了16384点FFT的2维R22SDF结构,提高存储器的资源利用率,减少了复数乘法器的使用;进行了理论分析和实验验证,取得了不同时钟频率下的电路结构占用资源的数据。结果表明,FFT运算器的正确性得到验证,该FFT运算器能够适应少模光纤通信系统中优化频域均衡电路结构的要求,能够实现200MHz数据传输速度的频域均衡实时处理。 相似文献
7.
一种基于高阶近似核DFT的快速实现算法 总被引:1,自引:0,他引:1
理论分析优化近似核和基2DIT—FFT结构,提出并实现了一种高阶近似核DFT的快速算法。算法基于高阶近似核,无需三角运算实现FFT并提高了动态范围,基于DIT—FFT算法对DFT进行分解和蝶形运算,有效减少了运算量。理论分析和实验结果验证了方法的有效性,DSP硬件验证了算法的快速性。算法简单且具有广泛的适用性。 相似文献
8.
9.
10.
针对高速64点FFT(快速傅里叶变换)处理芯片的实现,分析了FFT运算原理,并根据FFT算法原理介绍了改进的FFT运算流图。介绍了FFT处理器系统的各模块的功能划分,并根据FFT处理器结构及其特殊寻址方式,采用Verilog HDL对处理器系统的控制器、双数据缓存、地址生成器、蝶形运算单元以及I/O控制等模块进行了RTL(寄存器传输级)设计,并在ModelSim中对各模块以及整个系统进行功能仿真和验证,给出了部分关键模块的仿真波形图。设计中,注重从硬件实现以及电路的可综合性等角度进行RTL电路设计,以确保得到与期望性能相符的硬件电路。 相似文献
11.
在理论上推导了采用快速傅里叶逆变换/傅里叶变换(IFFT/FFT)实现正交频分复用(OFDM)调制解调的可行性,分析了采用IFFT/FFT实现OFDM调制解调比传统方法更具优势;然后在数字信号处理器(DSP)硬件平台上对采用IFFT/FFT实现OFDM调制解调进行了验证。实验结果表明:采用IFFT/FFT不仅能正确实现OFDM信号的调制解调,而且还大大简化了OFDM系统结构,降低了系统实现难度,节约了成本。 相似文献
12.
采用可编程门阵列(FPGA)实现FFT算法,增加了信号处理的实时性。针对高速宽带信号的谱分析,提出了一种采用FPGA计算1M点FFT的实现方法,并对运算结果进行了测试验证。该成果同样适用于窄带信号的细微特征分析。 相似文献
13.
14.
15.
当目标保持匀速运动时,回波信号经过FFT后的输出信噪比正比于信号的有效积累时间长度,采用FFT比相测距算法,经过FFT计算得到的相差与目标中间时刻的距离相对应。但当目标机动时,回波信号的多普勒频率为时变量,基于FFT处理的相参积累输出信噪比下降。该文首先对机动目标情况下基于FFT比相测距方法进行了理论分析,得到了距离与相差的关系式,给出了不同加速度下FFT输出信噪比损失曲线。最后仿真结果验证了理论分析的正确性。 相似文献
16.
17.
文中设计了一款64点基-4FFT处理器,用改进的CORDIC (MVR-CORDIC)处理单元代替常规FFT处理器中的复数乘法器,改进的CORDIC处理单元在保证SQNR性能下,仅用极少次数的移位加法运算即可完成一次复数乘法,缩减了完成一次基本蝶形运算的时间并减小了面积开销。该FFT处理器结构采用两块独立的RAM,并对中间数据作“乒-乓”式存储操作以节省数据存储时间,从而提高完成一次FFT运算的速度。所设计的FFT处理器通过FPGA进行验证,结果表明平均完成一次64点FFT运算仅需要不到1μs。 相似文献
18.
19.
蒋华 《太赫兹科学与电子信息学报》2008,6(6)
分析了快速傅里叶变换(FFT)算法的4种典型结构,提出了一种采用按时间抽取的基2单蝶形运算单元递归结构。对一种64点FFT进行仿真验证,在Cyclone的EP1C6T144C7上实现共占用967个逻辑单元,最高频率达56.47MHz。通过降低蝶形运算单元中乘法数目和采用乒乓RAM结构,节约了硬件资源,加快了FFT运算速度。 相似文献
20.
在深入研究Nios自定制指令的软硬件接口的基础上,利用Matlab/DSP Builder建立快速傅里叶变换FFT核心运算指令基本模型,然后用Altera公司提供的Singacompiler工具对其进行编译,产生Quartus Ⅱ能够识别的VHDL源程序,并将此程序在Nios中自定制成相关的FFT运算指令.利用自定制的FFT运算指令,在Nios中利用C语言编写基于Nios的FFT算法程序,实现了FFT运算的软硬件协同设计.经测试表明,将FFT算法加入到Nios嵌入式处理器指令集中,可以帮助系统完成复杂的数据处理任务,增强Nios系统的实时处理能力.该设计方法打破了软硬件间的屏降,大大加快了系统的功能验证. 相似文献