一种有效的八位MCU桶形移位器 BIST 电路

针对8位微控制器（MCU）数据通道中桶形移位器的可测试性问题，提出了一种新颖的确定性内置自测试（BIST）电路设计方案，并对其进行了验证。该方案采用5个D触发器，在16个测试时钟周期内产生16个测试矢量，可完成对8位桶形移位器100％故障覆盖率测试。本论文的电路设计方案也可应用于一般2^N位（N≥4）桶形移位器的可测试设计。     

桶形移位器在AVS熵解码器中的应用及仿真

AVS视频解码器作为一种媒体解码器,对实时性有较高的要求,这就要求解码器有较快的解码速度.针对这一技术需要,在AVS熵解码器的设计中,提出了一种用于码流截取的桶形移位器的设计方案.采用Verilog HDL语言进行设计和仿真,实现了码流的正确截取.本设计方案通过采用累加器和移位器的组合来实现数据传输,考虑了解码时延不同...     

内建自测试中移位器的设计及其应用

本文提出了一种新的方法和综合技术用来去除多扫描链内建测试中由线形反馈移位寄存器引起的测试向量线性关联性,利用本方法可以高效的设计内建自测试中移位器并且保证足够扫描链间的位移和每条扫描通道尽少量的门数开销。     

高速桶式移位器的设计研究

文章基于传统的部分译码桶式移位器,对其关键路径进行了改进,根据移位的特点,引进了一种逆序变换方法以达到数据路径与控制路径的平衡,并据此提出了一种折叠式的电路结构以减少连线延迟和面积,改进后BS的关键路径由一级三输入与非门和一级缓冲器组成,实现高速桶式移位器设计。用SMIC0.13!m/1.2V工艺仿真结果显示新结构的桶式移位器的关键路径延迟为0.5ns,比传统结构延迟时间缩短了38%。     

星敏感器像平面移位误差的分析与校正

星敏感器在长时间工作后会产生三种像平面移位误差,即主点漂移误差、倾斜误差与旋转误差。星敏感器的像平面移位误差会严重影响其测量精度。以往关于星敏感器像平面移位误差的研究仅考虑了像平面三自由度的主点漂移误差。而文中还考虑了星敏感器像平面在剩余三个自由度下的移位误差,即倾斜误差和旋转误差,从而提出了一种新的星敏感器六自由度像平面移位误差模型。最后,利用扩展卡尔曼滤波方法在轨标定了星敏感器的六自由度像平面移位误差。仿真结果显示该方法将星敏感器的测量精度大幅提高到了0.23,因此新的星敏感器像平面移位误差模型弥补了旧模型的不足,显著提高了星敏感器的工作性能。     

一种高功率波导圆极化器的设计方法

介绍了一种高功率波导圆极化器的设计及调试方法。它采用渐变型波导,具有结构简单、易于加工及安装的优点。理论分析和实测结果比较吻合.现已用于某工程中。     

一种高增益低功耗的CMOS低噪声放大器

设计了一种新型的全集成的电流复用两级共源低噪声放大器,采用新型输入匹配和一个级联的级间谐振电感实现了低功耗高增益。为了降低芯片面积,两个LC并联网络代替了传统的大电感。这种新型的电流复用结构更有利于输入匹配,降低噪声和功耗。采用SMIC0.18μm RF CMOS工艺制作了一个频率为2.4GHz,噪声系数1.7dB,S11为-30dB,S22为-36dB,功率增益为23dB,反向隔离度小于-35dB,在1.8V的供电电压下仅消耗2mA。     

一种低功耗可配置乘加器的设计

提出一种可配置的64位乘加器.根据计算模式的不同,该乘加器能够1次完成1个64×64、2个32×32、4个16×16和8个8×8的有/无符号乘加计算.在部分积(PP)产生电路中插入模式相关的选择器,并在最终树和最后的加法器中插入模式相关的进位消除电路,来实现乘加器的可配置.通过对部分积重新进行编排,避免了在部分积压缩树中插入进位消除电路.在部分积压缩树中,采用一种低功耗4:2压缩器,有效降低了功耗和面积.最后,对乘加器的速度、面积和功耗等性能进行了分析.     

一种高功率波导圆极化器的设计方法

介绍了一种高功能波导圆极化器的设计及调试方法，它采用渐变型波导，具有结构简单、易于加工及安装的优点。理论分析和实测结果比较吻合，现已用于某工程中。     

一种高性能32位移位寄存器单元的设计

介绍了一种用于32位微处理器中执行单元的双总线(64位输入32位输出)移位寄存器单元的设计。讨论了矩阵移位器和树状移位器结构,提出了基于两者结合的Matrix-Tree 结构并给出了其硬件电路的实现。为了能实现X86指令集全部移位类指令,采用了指令预处理的技术,节省了指令周期,提高了CPU的效率。     

一种基于DSP的远程接口单元设计

远程接口单元是飞机机电系统的重要组成部分,在新型飞机设计中,远程接口单元的应用越来越广泛。本文基于DSP,设计了一种远程接口单元。该远程接口单元,选择DSP作为处理器,FPGA作为IO管理单元,实现了模拟量采集、离散量采集、离散量输出、HB6096总线通讯和GJB289A总线通讯。经系统联试试验证明,远程接口单元工作稳定可靠,具备一定的工程实用价值。     

嵌入式DSP地址产生部件的设计

地址产生部件(AGU)是DSP芯片的重要组成部分,通过支持多种寻址模式,提高了指令的执行效率.详细介绍了某嵌入式DSP的寻址模式及其指令编码结构,在此基础上设计了该DSP的AGU,使其不仅支持几种特殊的寻址模式,还支持单周期三寻址操作.最后对该AGU进行了优化.结果表明,优化后的AGU在改善性能和功耗的同时能够有效减少数字信号处理算法的执行周期.     

部分译码方式桶式移位器及其VHDL实现

在现代高速微处理芯片中，为了使各种位数的移位操作都能在单个周期完成，普遍采用桶式移位器，采用部分译码方式的桶式移位器，以其诸多优点，在芯片中得到广泛应用，文章介绍了其设计原理及其语言实现。     

一种移相器快速化测试系统的设计

随着相控阵雷达技术的迅猛发展,在大型天馈线系统中铁氧体移相器得以大规模应用,相应地,提高铁氧体移相器测试生产效率以满足日益增长的需求已成为许多移相器生产厂家的努力方向。文中针对某一锁式铁氧体移相器组件,设计了一种快速化测试系统,通过与之前未使用测试系统对比,满足移相器的测试要求。该测试系统大大提升了移相器测试效率,同时,该测试系统设计思路同样可应用于其他种类铁氧体器件测试,从而提高了铁氧体器件批产能力。     

Optimization of the Matching Network for a Hybrid Coupler Phase Shifter

A new theory is presented for how to find the optimum data for a transmission line used as a matching network for a hybrid coupler phase shifter. The theory gives a smaller phase-shift error and a greater bandwidth than already known methods. Two methods for equalization of the diode losses for a hybrid coupler phase shifter are described.     

基于DSP的小卫星高速通信控制器的设计方法

通过小卫星向地面传输高速遥感数据,卫星上通信控制器需要具有很高的处理速率,单片机已很难满足需要。讨论了基于TI公司的TMS320VC5402DSP芯片实现小卫星通信控制器的方法。     

逻辑内建自测移相器的设计与优化

逻辑内建自测(Logic BIST)测试结构是今后系统芯片(SOC)设计中芯片测试的发展方向。由于LFSR(线性反馈移位寄存器)生成的伪随机序列的高相关性导致故障覆盖率达不到要求，采用移相器可以降低随机序列的空间相关性，提高Logic BIST的故障覆盖率。本文分析了移相器的数学理论并提出了移相器设计与优化算法。该算法可以得到最小时延与面积代价下的高效移相器。     

基于DSP的某弹载计算机单元的设计

随着精确制导武器的发展,为了满足某型弹载计算机的性能和使用要求,文章提出了一种采用基于DSP内核的SOC芯片实现某型弹载计算机单元的解决方案。设计方案采用处理器HKS6713,对数字电路接口实现了光电隔离,采用了模拟/数字电路一体化设计,并具有GJB289A通信接口。文张对计算机单元的硬件设计与实现方法进行了较为详尽的描述。该计算机单元满足了某型武器制导控制的使用需求。