大屏幕彩电新电路新技术精萃(2) PLL同步检波电路与视频降噪电路

PLL同步检波电路大屏幕彩电为了提高图像质量,放弃了使用多年的准同步图像检波而采用锁相环(PLL)同步检波,这无疑也给电视伴音带来了新的生机。因为图像检波采用PLL同步检波,必定是一个PLL产生的压控基准信号(图像中频信号),可以利用它经过适当的相移去取代准同步方法产生的基准信号,亦即第二伴音中频也采用PLL同步信号来产生,且这样产生的基准信号完全不受图像内容变化的影响,相位较稳定,从而相应提高了伴音质量。PLL同步检波实际上是在原同步检波电路基础上,加入了一个锁相环控制回路。其基本原理是:输入的IF信号与压控振荡器(VC…     

锁相环同步检波技术及在视频检波中的应用

早期电视机的视频检波均采用大信号包络检波电路,后来在集成化的电视机中,视频检波又都采用同步检波方式。虽然这种同步检波比大信号包络检波电路有明显的改进,但还是存在一些不足,不能做到真正的同步。针对上述不足,介绍一种先进的视频检波方式——锁相环同步检波,他可以克服上述的缺点,做到真正的同步。该检波方式在现代大屏幕彩色电视机的视频检波中取得很好的效果,并得到广泛应用。     

利用PLL减小时钟前沿抖动的研究

针对通信系统数字信号处理中的时钟前沿抖动问题,给出时钟时域抖动和漂移的定义。在推导时域抖动和频域相位噪声关系式的基础上,对时钟的前沿抖动进行了测量和分析,指出偏离载波远端的相位噪声是构成抖动的主要因素。研究通过窄带锁相环(PLL)提纯时钟的方法,给出了提纯PLL的具体设计过程中主要环路参数:阻尼系数ξ和自然角频率ωn的选取和计算过程,说明设计过程中的注意事项。实现了对高抖动时钟信号的提纯。     

同步检波中周失谐对图像的影响

阐述了双差分模拟乘法器同步检波原理,针对中周失谐对图像产生的影响,从理论上进行了详细分析,并指出了中周失谐的原因。     

一种新型非线性PLL模型及其在毫米波集成防撞雷达中的应用

提出了一种新的非线性PLL用于VCO的非线性补偿,利用声表面波延迟线来实现延时混频,并将混频后的中频信号锁定PLL结构,深入分析了这种PLL的环路相位模型,使用Agilent ADS软件对锁相环路进行了仿真,验证了所提出的环路相位模型的准确性,所有的理论推导和仿真结果表明,建立的PLL环路相位模型可以用来实现防撞雷达中VCO(电压控制振荡器)的线性化,准确可靠,利于雷达系统的集成化和高精度。     

数字化同步检波技术在鱼雷电磁引信中的应用

同步检波是鱼雷引信接收机的主要抗干扰电路.文中主要介绍了同步检波的基本原理以及采用TigerSharc DSP101实现数字化的同步检波的两种方法.实验证明数字化的接收机可以达到更高的设计要求.     

PLL频率合成器中有源环路滤波器的设计与仿真

为提高PLL频率合成器的性能,简化环路滤波器的设计过程,提出了PLL频率合成器中有源环路滤波器的一种设计方法。首先给出一种实用的三次特性的有源环路滤波器结构,根据电路结构求出其频率特性,结合PLL频率合成器中鉴相器-VCO-分频器的相位传递函数,确定使系统稳定的相位最大返回处频率,合理分配滤波器的零、极点,进而综合出环路滤波器的设计方法,以及电路中各元件的计算公式。文中给出了设计实例并进行了PSPICE仿真,结果表明其性能完全能达到设计要求。     

GPS接收机PLL与卡尔曼跟踪环路性能分析

本文重点研究传统 PLL 环路和卡尔曼跟踪环路理论性能分析方法,理论上分析比较两种跟踪环路的跟踪灵敏度和动态应力性能,并通过 GPS 软件接收机仿真验证得出结论,相对于 PLL 环路,卡尔曼跟踪环路灵敏度最大可提高 3dB 左右,动态性能最大可提高 27g/s 左右。     

一款开关同步检波电路的设计

阐述了开关式同步检波电路的总体结构及各模块的功能特点,对开关式同步检波电路的实现进行了论述.在用分立元件组成的低噪声前置放大器的基础上,利用电压比较器AD790及模拟开关74HC4053的高速特性设计与制作了一款开关式同步检波电路,对电路的测试结果表明,电路具有动态范围大、良好的线性及较小的测量误差,对检测微弱信号的下限可达1μV,是一种性能良好的相敏检波电路,适用于对低频微弱信号的检测.     

同步检波和包络检波下的AM系统抗噪声性能分析

调幅是中短波广播中一种主要的调制方式,对其解调也有两种方法.通过对同步检波和包络检波两种解调方法的分析,探讨不同解调方法下系统的抗噪声性能,从而从另一种角度指出了中短波广播发射电台必须通过提高发射功率和调幅度的方式来提升系统的抗噪声性能.     

基于DDS激励PLL方式的Ku波段频率源

采用Ku波段压控整荡器(VCO)HMC632,结合直接数字式频率合成器(DDS)AD9850、鉴相器ADF4107和运算放大器AD820设计了一款基于DDS激励PLL方式的Ku波段频率源。测试结果表明,该频率源在输出频率范围为15~15.5GHz,跳频时间间隔为20μs时的锁定时间为2μs,杂散小于-60dBc,相位噪声小于-70dBc/Hz@10kHz,输出功率大于7dBm。设计思路简洁,电路结构简单。     

彩电PLL视频检波器的捕获与跟踪特性

分析了彩电ＰＬＬ同步检波技术中锁相环路的捕获与跟踪特性,并指出了影响其特性的原因。从而为采用这种技术的彩电在接收载频稳定度较差的ＴＶ信号时出现图像扭曲、跳动等问题提供了解决方案和理论依据。还给出了这种情况的模拟实验方法,并指出了有线电视台保证射频调制器载频稳定度的重要性。     

不同检波方式对测试结果的影响

该文主要是想通过几个实际的案例来探讨不同的检波方式对测试结果是否会产生影响,特别是AV检波和CISPR AV检波在测试结果上到底有什么样的差异。     

DDS+PLL米波波段捷变频频率合成器

简单介绍了DDS和PLL的基本原理及其它们在捷变频频率合成器应用中的优缺点。阐述其在某型米波雷达频率合成器中的使用情况,最后对一些性能指标进行了简单的分析。