微电子所研制成功8GS/s 4bit ADC和10GS/s 8bit DAC芯片

近日,中科院微电子所微波器件与集成电路研究室(四室)超高速电路课题组在超高速ADC/DAC芯片研制上取得突破性进展,成功研制出8GS/s 4bit ADC和10GS/s 8bit DAC芯片。ADC芯片采用带插值平均的Flash结构,集成约1250只晶体管,测试结果表明芯片可以在8GHz时钟频率下稳定工作,最高采样频率可达9GHz。超高速DAC芯片采用基于R-2R的电流开关结构,同时集成了     

8bit 1.4GS/s模数转换器

超高速模数转换器(ADC)是软件无线电、高速数据采集和宽带数字化雷达的关键组成部分.附带校准技术的折叠内插ADC具有等同快闪(FLASH)ADC的高转换速度,是设计超高速ADC的最佳选择,但仍需综合考虑各项指标来时行校准方法设计及芯片架构优化.     

6 bit 1.8GS/s模数转换器

超高速模数转换器(ADC)是软件无线电、高速数据采集和宽带数字化雷达的关健组成部分.快闪(SLASH)ADC具有最高的转换速度,是设计超高速ADC的最佳选择,但是其功耗、面积都随分辨率指数增长,且对工艺离散敏感,因此需要综合考虑各项指标来进行芯片架构优化.     

基于InP DHBT工艺集成高速同步功能的13 GS/s单比特ADC

实现了一款集成同步电路的超高速超宽带单比特模数转换器(ADC),芯片采用锁存型高灵敏度比较器实现单比特量化,采用数字鉴相方法实现多芯片时钟自同步,集成1：8 数据分接器以降低输出端口数据速率,极大地方便了系统应用。该芯片采用0.7 mm InP DHBT工艺实现,测试结果显示,芯片最高采样率达13 GS/s,模拟输入带宽大于18 GHz,输入灵敏度小于-25 dBm,功耗为1.4 W。该芯片解决国内缺乏单比特超宽带收发系统及单比特量化大规模天线系统中核心芯片的问题,与国外同类芯片相比,采用的自同步的同步电路,具有系统应用简单,可实现超高速采样时钟同步的特点,便于实现多通道同步采样。     

用于硅像素探测器读出系统的流水线ADC设计

设计了一款用于硅像素探测器读出系统的13 bit、20 MS/s流水线ADC芯片.该芯片的核心模块主要包括乘法数模单元(MDAC)、全差分跨导运算放大器(OTA)、动态锁存器、双相非交叠时钟产生电路等,并采用130 nm CMOS商业标准工艺完成了电路设计与仿真.后仿真结果表明,该ADC性能指标满足项目需求:工作电压为...     

一种带二进制校正的10位100 MS/s SAR ADC

基于SMIC 65 nm CMOS工艺,设计了一种带二进制校正的10位100 MS/s逐次逼近型模数转换器(SAR ADC),主要由自举开关、低噪声动态比较器、电容型数模转换器(C-DAC)、异步SAR逻辑以及数字纠错电路组成。电容型数模转换器采用带2位补偿电容的拆分单调电容转换方案,通过增加2位补偿电容,克服了电容型数模转换器在短时间内建立不稳定和动态比较器失调电压大的问题,使SAR ADC的性能更加稳定。数字纠错电路将每次转换输出的12位冗余码转换成10位的二进制码。使用Spectre进行前仿真验证,使用Virtuoso进行版图设计,后仿真结果表明,当电源电压为1.2 V、采样率为100 MS/s、输入信号为49.903 MHz时,该ADC的SNDR达到58.1 dB,而功耗仅为1.3 mW。     

24Gb/s GaAs PHEMT激光二极管/调制器驱动器

采用0.2μm GaAs PHEMT工艺设计并实现了超高速光纤通信系统用激光二极管/调制器集成驱动器电路.整个电路由带源极跟随器的两级差分放大电路、电容耦合电流放大器和输出电路组成.电路芯片面积为1.0mm×0.9mm.测试结果表明,采用单一 5V电源供电时直流功耗为1.5W,输出最高电压幅度为2.4V,电路最高工作速率高于24Gb/s,可以应用于光纤通信SDH(synchronous digital hierarchy)传输系统.     

24Gb/s GaAs PHEMT激光二极管/调制器驱动器

采用0.2μm GaAs PHEMT工艺设计并实现了超高速光纤通信系统用激光二极管/调制器集成驱动器电路.整个电路由带源极跟随器的两级差分放大电路、电容耦合电流放大器和输出电路组成.电路芯片面积为1.0mm×0.9mm.测试结果表明,采用单一+5V电源供电时直流功耗为1.5W,输出最高电压幅度为2.4V,电路最高工作速率高于24Gb/s,可以应用于光纤通信SDH(synchronous digital hierarchy)传输系统.     

应用于12bit/50MHz流水线ADC的MDAC的设计

流水线ADC实现了高速度和高分辨率的很好折中,是目前应用最广泛的一种ADC。乘法型数模转换器作为流水线ADC的核心模块,实现了取样保持、减法和余差放大等功能。本文设计了一款应用于12 bit/50 MHz流水线ADC的乘法型数模转换器电路,最后给出仿真验证结果,并绘制出版图。     

一种基于双沿输出的14位4 GS/s RF DAC设计

介绍了一种基于双沿输出的14位4 GS/s RF DAC电路设计。该电路采用0.18μm CMOS工艺实现,电路主要包含LVDS接收同步、高速温度计译码器、高速MUX、数据同步电路、DAC核等单元。该电路实现4 GS/s数据率的核心是双沿输出技术。采用该技术只需处理2 GHz时钟,与传统单沿输出DAC相比,时钟频率减少了一半。测试电路能在4 GS/s数据率下正常工作。     

一种14位100 MS/s的流水线模数转换器

设计了一种14位100 MS/s的流水线模数转换器(ADC)。采样保持电路与第1级2.5位乘法数模转换器(MDAC1)共享运放,降低了功耗。提出了一种改进的跨导可变双输入开关运放,以满足采样保持和MDAC1对运放的不同要求,并消除记忆效应和级间串扰。ADC后级采用5级1.5位运放共享结构。基于0.18 μm CMOS工艺,ADC核心面积为1.4 mm²。后仿真结果表明,在1.8 V电源电压下,当采样速率为100 MS/s、输入信号频率为46 MHz时,ADC的信噪比(SNR)为82.6 dB,信噪失真比(SNDR)为78.7 dB,无杂散动态范围(SFDR)为84.1 dB,总谐波失真(THD)为-81.0 dB,有效位数(ENOB)达12.78位。ADC整体功耗为116 mW。     

一种10位250 MS/s电荷域流水线ADC

提出了一种高速、低功耗、小面积的10位 250 MS/s 模数转换器(ADC)。该ADC采用电荷域流水线结构,消除了高增益带宽积的跨导运算放大器,降低了ADC功耗。采用流水线逐级电荷缩减技术,降低了后级电路的电荷范围,减小了芯片面积。测试结果表明,在250 MS/s采样速率、9.9 MHz输入正弦信号的条件下,该ADC的无杂散动态范围(SFDR)为64.4 dB,信噪失真比(SNDR)为57.7 dB,功耗为45 mW。     

8位 80 MS/s低功耗流水线型ADC的设计

采用每级为1.5位或者2位精度的7级流水线结构,即7级子ADC,设计了一款8位80 MS/s的低功耗模数转换电路。利用每一级子ADC中的钟控开关及电容实现采样保持功能,节省了整个ADC的采样保持电路模块。在满足整个ADC性能情况下,采用了逐级缩放技术,减小了芯片面积和功耗。版图设计中,考虑了每一级ADC中电容及放大器的对称性,减小了电容失配对整个ADC性能的影响。采用0.18 μm CMOS工艺,在输入信号为11.25 MHz,采样速率为80 MHz的条件下,信噪比(SNR)为49.5 dB,有效位数(ENOB)为7.98 bits,整个ADC的芯片面积为0.56 mm²,典型工作电流为22 mA。     

一种全集成8位2.16 GS/s SAR ADC

设计了一种8位2.16 GS/s四通道、时间交织逐次逼近型模数转换器(TI-SAR ADC)。单通道SAR ADC采用数据环、异步时钟环的双环结构实现高速工作。采用带复位开关的动态比较器缩短量化时间,提高比较精度。结合反向单调切换时序,逐步增大共模电压,提升量化速度。基于55 nm CMOS工艺设计,后仿真结果表明,在1.2 V电源电压下,该TI-SAR ADC消耗 42.6 mA 电流,在奈奎斯特输入频率下,FOM值为212 fJ/(conv.step),信噪失真比(SNDR)为42.7 dB,无杂散动态范围(SFDR)为53 dB。芯片整体版图面积为3.4 mm²。     

基于GaAs HBT工艺的12位1GS/s多奈奎斯特域数模转换器

介绍一种基于1μm GaAs HBT工艺的12位1GS/s多奈奎斯特域数模转换器(DAC)。使用信号归零技术将DAC的有效输出带宽拓展到第三奈奎斯特频域。该DAC在第一至第三奈奎斯特频域内具有平坦的输出功率和较好的SFDR。测试结果表明,与传统DAC相比,多奈奎斯特域DAC在第二奈奎斯特频点附近的输出功率增大37dB,SFDR提高25dB。     

12位200MS/s交织A/D转换器设计

介绍了一个面向3G/4G LTE通信及雷达等应用的12位200 MS/s的高速低功耗A/D转换器(ADC).采用交织运放共享技术,可节省功耗,同时减小不同通道之间的增益失配、失调失配和带宽失配,提高ADC的性能.为了提高ADC的高频性能并避免时钟采样偏差带来的两路通道失配问题,采用一个工作在200 MS/s采样频率的统一的采样保持电路.芯片采用HJTC0.18 μm 1P6M CMOS的工艺制造,核心电路面积为1.6×4 (mm2),电源电压2.0V.流片测试结果表明,在4.9 MHz的输入频率下,无杂散动态范围(SFDR)为83.1 dB,信号噪声失真比(SNDR)为59.6 dB,模拟核心电流为120mA,FOM1和FOM2值仅为0.08 pJ/step和1.25 pJ/step.     

一种用于数模转换器的电流-电压转换电路

介绍了一种用于数模转换器的电流 电压转换电路。在数模转换器的负载电阻片内集成的情况下 ,利用文中提出的电流 电压转换电路 ,数模转换器实现了要求的宽摆幅电平输出 (全“0”输入时 ,输出低电平 - 3V ;全“1”输入时 ,输出高电平 3 5V)。整个数模转换器电路用 1 2 μm双层金属双层多晶硅n阱CMOS工艺实现。其积分非线性误差为 0 4 5个最低有效位 (LSB) ,微分非线性误差为 0 2LSB ,满摆幅输出的建立时间小于 1μs。该数模转换器使用± 5V电源 ,功耗约为 30mW ,电路芯片面积为 0 4 2mm2 。     

混合电路串扰和衬底耦合噪声的优化分析

现代电子系统既要处理数字信号又要处理模拟信号。越来越多的应用要求把数字电路和模拟电路集成在同一芯片上。数字电路追求的是高速度,而模拟电路对精度要求又很高。在数模混合电路中,串扰噪声是影响数字电路的主要噪声,而数字电路产生的噪声会通过衬底耦合到模拟电路,影响模拟电路关键器件的衬底电位,导致模拟电路的特性变坏,甚至使模拟电路不能正常工作;随着芯片特征尺寸的缩小和工作频率的提高,噪声干扰成为数模混合电路设计时必须考虑的一个关键问题。     

7位80MS/s电流模式折叠分级式模数转换器

提出了一种基于电流模式的折叠分级式A/D转换器(ADC),分析了电路原理和结构,阐述了如何提高ADC的性能。测试表明,电路已达到相关性能指标。转换速率为80MS/s,在3.0MHz输入信号下的信噪失真比(SINAD)为44.4dB,有效位数(ENOB)为7.1位。给出了已实现ADC电路的结构、测试波形和动态性能测试结果。     

一种实现数模混合电路中ADC测试的BIST结构

针对模／数转换器(ADC)数模混合电路的测试问题，提出了一种内建自测试(BIST)的测试结构，分析并给出了如何利用该结构计算ADC的静态参数和信噪比参数。利用该方法，既可以利用柱状图快速测试ADC的静态参数，又可利用FFT技术实现对ADC频域参数的分析，使得测试电路简单、紧凑和有效。