多机多级动态优先级总线仲裁器的研究

在紧耦合多处理机系统中，总线仲裁器的设计是影响系统性能的关键问题，本文提出了一种多机多级动态优先级总线仲裁器的设计方案，给出了其逻辑仲裁关系表达式和数学模型。．     

一种采用总线仲裁链式结构控制的多微机系统CMMS

本文提出了一种具有实时性、可扩性、采用总线仲裁链式结构的多微机系统CMMS。描述了CMMS系统结构及总线仲裁链式环逻辑,介绍了通信软件设计思想,并给出了发送和接收程序流程图。     

一种采用总线仲裁链式结构控制的多微机系统CMMS

本文提出了一种具有实时性,可扩性,采用总线仲裁链式结构的多微机系统 C M M S 阐述了 C M M S 系统结构及总线仲裁链环逻辑,介绍了通讯软件设计思想,并给出了发送和接收程序流程图。     

自调整附加权动态仲裁算法

基于总线的SoC存在多模块对总线的抢占问题,仲裁机制可解决抢占引起的冲突和竞争,提高系统性能,为此提出一种自调整附加权动态仲裁算法.首先在每轮仲裁开始时预先判断工作环境,针对不同工作环境改进请求信号,判定工作重点是快速响应或复杂目的带宽分配;然后结合RR仲裁算法和FP仲裁算法的优势完成仲裁.在NINP模型下,采用65 nm CMOS工艺的Xilinx Virtex5进行验证的结果表明,与传统的仲裁算法相比,文中算法具有更好的带宽分配功能,避免了"饥饿"和"独占"现象,总线利用率提高了11.3%~56.3%;该算法逻辑简单,容易实现,能满足多种环境下基于总线的SoC应用.     

一种实用的VXI总线寄存器基接口电路的设计

在介绍VXI总线协议的基础上,通过对器件寻址、端口地址译码、DTB总线仲裁和中断仲裁等几部分工作原理的分析,提出了一种VXI寄存器基接口电路的实现方法,并给出了用可编程逻辑器件实现的过程。该接口电路已在多种VXI寄存器基器件中得到应用。     

嵌入式系统中PCI总线仲裁器的设计与实现

描述了PCI总线仲裁的原理和仲裁算法,阐述了用可编程器件实现总线仲裁的具体方法,并实现了一个双主设备仲裁器。     

一种I2C总线竞争与仲裁电路的设计

文章提出了一种新的基于I~2C总线的竞争与仲裁电路的结构,不仅简化了总线竞争的操作,而且也加快了仲裁的速度。采用该结构的电路可以方便地在可编程逻辑器件中实现,并且已在多个嵌入式系统的设计中得到了应用和验证。     

多处理机系统的总线仲裁机构

多处理机系统的总线仲裁机构的设计和使用直接影响系统的效率.本文介绍了多处理机系统的总线仲裁机构的原理及串、并行两种方式的总线仲裁器.分析了总线仲裁机构可能发生的错误动作.最后给出一个系统总线接口的设计实例。     

基于FPGA的PCI总线仲裁器设计

利用现场可编程门阵列（FPGA）设计PCI总线仲裁器,以适应各种不同要求的应用场合。遵循总线仲裁循环优先级算法原则．选用分布式仲裁结构．利用VHDL语言将PCI总线、总线仲裁器和功能模块进行联合优化设计．实现基于FPGA的PCI总线仲裁器。     

基于双DSP的磁轴承数字控制器容错设计

分析并提出了应用于磁轴承的双DSP热备容错控制方案,本方案采用时钟同步技术,由总线表决模块实现系统的容错处理,由硬件判决模块实现硬件故障判断。再根据以上两个判决模块的结果由中心仲裁模块进行复杂的仲裁,并完成切换和完善的报警逻辑,从而实现容错功能,较大地提高了磁轴承控制系统的可靠性。以上所有逻辑均由VHDL语言在CPLD上实现。