基于DSP的PMD补偿逻辑控制模块的实现

国内首次对偏振模色散(PMD)自适应补偿系统中逻辑控制部分进行了集成化设计,详细介绍了系统的硬件结构、软件及工作流程.详细设计了PSO算法模块在DSP系统中的实现,将该DSP系统应用到二阶PMD自适应补偿系统中进行验证,结果表明,设计的DSP逻辑控制模块对一阶及二阶PMD补偿效果很好.     

一种降低OFDM系统PAPR的TR方法及其FPGA实现

针对正交频分复用(OFDM)系统的高峰均功率比问题,介绍了一种改进的载波保留(TR)方法,该算法应用时域核函数构造时域核函数矩阵并进行缩放参数优化,迭代过程复杂度低且性能良好.设计了一种简化的OFDM发射机方案以验证该算法在实际系统中的有效性,给出了在FPGA上实现该方案的整体架构及关键模块.硬件测试结果表明该OFDM发射机的峰均比得到了有效抑制,验证了该TR算法的正确性,证明其有较好的应用前景.     

基于数据样本方差的正交频分复用水声通信多普勒频移估计方法

针对正交频分复用(OFDM)水声移动通信易受时变多普勒频移影响的缺点,该文提出一种基于数据样本方差的多普勒频移估计方法。利用前序符号的信道估计值恢复当前符号的有效数据序列及其频域分集副本,计算分集副本与数据序列的比值并搜索该比值序列在不同多普勒补偿因子下的方差,选取方差最小时对应的补偿因子作为多普勒频移估计值,利用稀疏贝叶斯学习和判决反馈信道估计算法获得修正后的信道频域响应并传递给后序符号,实现对多普勒频移的实时跟踪。数值仿真验证了该方法的可行性和优越性,海上试验证明,该方法实现了基于无人水下航行器的OFDM水声移动通信,能够对时变多普勒频移进行有效估计。     

基于FPGA的OFDM系统信道估计算法的设计

研究了OFDM系统信道估计算法的FPGA实现.首先探讨OFDM系统及其信道估计算法,然后采用VHDL硬件描述语言对OFDM系统中的发送端和接收端的各个模块进行实现,在接收端利用基于导频的信道估计算法得出发送端的数据,并且在Quartus II软件开发环境下对VHDL代码进行波形仿真与综合验证,最后选用以ALTERA公司生产的Cyclone II系列的EP2C35F672C6为核心的硬件平台上进行硬件设计.     

基于检测域的水声OFDM系统多普勒频偏补偿

通信系统发送端和接收端之间的相对运动会使正交频分复用(Orthogonal Frequency Division Multiplexing, OFDM)系统子载波频率因多普勒效应而发生偏移,进而影响整个OFDM通信系统的性能。针对由通信节点之间相对运动而引起的判决结果模糊问题,提出了基于检测域的频偏估计算法。该方法利用连续波(Continuous Wave, CW)信号,首先在频域估计出多普勒因子进行粗补,而后通过检测域的频偏估计算法进行多次迭代对信号进行细多普勒补偿。仿真结果表明,该方法能够很好地弥补信号中未被完全补偿的多普勒频偏,具有良好的抗多普勒引起的载波间干扰(Inter-Carrier Interference, ICI)能力。最后进行了水池实验,验证了算法的可行性。     

OFDM系统采样钟补偿算法及其FPGA实现

利用数字内插滤波器完成全数字域采样钟同步已广泛应用于OFDM数字接收机中.文中利用两个Farrow结构的内插滤波器,同时提高工作时钟对过采样信号进行数字域内插,完成接收端和发送端之间的采样时钟的完全匹配,并且根据硬件器件的特性和算法结构,逐级进行模块变量定点处理.基于实测数据的分析表明,该FPGA数字域采样钟补偿算法不仅有稳定的性能,而且其模块化设计也有利于更高阶算法或多通道系统的实现.     

基于Simulink的CMMB算法仿真平台的实现

介绍了一种在Simulink环境下搭建的CMMB算法仿真平台。该平台包括CMMB系统的信号发生模块、信道仿真模块、数据解调模块、同步和信道估计模块。通过仿真得到了该平台在AWGN信道不同信噪比环境下的误码率曲线,该曲线与理论相符。通过对仿真平台的研究,一方面验证了CMMB接收机算法的正确性,为研制CMMB硬件接收机提供了可参考的算法模型和硬件架构,另一方面也为搭建其他OFDM接收机仿真平台打下良好基础。     

基于DSP的PMD补偿逻辑控制模块软件设计

文章通过软件编程和调试,完成了基于数字信号处理(DSP)的偏振模色散(PMD)补偿逻辑控制模块的软件设计.详细介绍了系统的工作流程、软件及硬件结构,以及粒子群优化(PSO)算法模块在DSP系统中的应用,最后介绍了将该DSP系统应用到二阶PMD自适应补偿系统中进行验证的情况.结果表明,作者设计的DSP逻辑控制模块对一阶及二阶PMD补偿效果很好.     

基于FPGA的OFDM系统同步算法的研究

符号、载波偏移严重影响着正交频分复用(OFDM)接收系统的性能.本文在分析和研究同步估计算法的基础上,设计了一种OFDM同步系统实现方案,并对符号偏移,载波频偏和采样钟偏移的估计及补偿算法和具体电路实现进行了相应优化.并采用VirtexII系列xc2v1000 FPGA进行实现验证,结果表明该同步系统不仅能有效地实现OFDM系统符号和载波同步,而且可降低硬件资源的消耗.     

基于FPGA的FFT处理器设计

在OFDM系统中，调制和解调是通过FFT来实现的，FFT算法的实现是实时高速信号处理系统设计中的难点。针对FFT在OFDM通信系统中的实际应用，提出了一种切实可行的基于FPGA（现场可编程门阵列）的FFT实现方法与硬件结构。论文重点介绍FFT控制模块的设计原理，设计了一种新的FFT控制器结构，并采用Quartus对控制器做了详细的仿真研究。结果表明控制器使蝶形运算、读取数据、存储数据等操作协调一致，而且提高了系统的处理速度，在计算和数据通信间取得了平衡。     

OFDM系统同步算法研究及其VLSI实现

针对正交频分复用（OFOM, Orthogonal Frequency Division Multiplex）无线传输系统,提出并设计了一种适用于802．11a标准前导序列的同步算法。首先基于接收基带数据能量判断信道空闲状态,再计算数据归一化自相关值检测帧起始位置,最后利用基带数据与参考训练序列的互相关运算检测OFDM符号的起始位置,实现同步功能。算法的硬件实现采用移位加和流水线技术来提高系统的性能与效率。实践表明,所提算法能有效地实现同步并且硬件实现复杂度低,适合于超大规模集成电路（VLSI,Very LargeScale Integration）的实现。     

一种应用于OFDM系统中的符号精确定时算法的FPGA实现

OFDM技术是下一代移动通信的主流技术,在信息量大,功率受限的多媒体传感网的OFDM系统中,以突发模式传输数据,要求快速精确地完成定时同步。这里分析了一种应用于OFDM系统中基于长训练序列与本地序列互相关的精同步算法原理,同时给出了算法的FPGA设计方案,并在ISE中和FPGA测试板上进行验证。在实现的过程中,对传统实现方法进行了改进,对本地序列的位数进行截取符号位处理,并且对判决函数进行了近似处理。实现结果表明,该方法在不降低性能的前提下优化了系统资源损耗和运算速度,具有较好的工程实践价值。     

一种适用于小型平台SAR的实时成像系统

针对小型化SAR成像处理器的特点,提出了一种具有性能高、体积小、实用化的实时处理系统的设计方案。从分析处理芯片、处理板并行体系结构的选择出发,给出了一种合理的SAR实时成像系统的硬件实现方案及具体实现方法。针对小型化SAR的成像特点,采用一种子孔径补偿的改进型RD成像算法,该算法具有运算量较小、补偿效果好的特点,并提出了软件设计的优化方案。     

The Diversity Gain and ICI Suppression for OFDM Systems Over Doubly Selective Channels

How to compensate the detrimental impact of intercarrier interference (ICI) on BER performance is the key issue of signal detection for orthogonal frequency division multiplexing (OFDM) systems in doubly selective channels. In this paper, we propose an optimal linear ICI suppression algorithm with successive detection based on oversampling at the receiver, by which the OFDM systems can benefit from doubly selective channels for achieving both the multipath diversity and Doppler diversity. To reduce the additional computational complexity caused by oversampling, a low complexity implementation method for this algorithm is also presented. Simulations results show that the proposed algorithm can enhance the BER performance with the increase of the Doppler spread and the oversampled factor.     

突发OFDM系统中同步算法的FPGA实现

根据突发OFDM系统的特点,提出了一种具有实用价值的同步实现方法。具体分析了突发OFDM系统中利用PN序列联合实现符号定时同步和小数频偏同步的算法,并阐述基于FPGA的实现过程。由Verilog HDL语言描述的同步模块由复数乘法模块,求和累加模块,比较判断模块和CORDIC模块等构成。系统采用Xilinx ISE 10.1来完成开发,同时给出了其在ModelSim SE 6.2b下的仿真结果,结果表明该方案是完全可行的。     

基于FPGA的OFDM系统采样钟同步

利用频域离散导频估计采样钟频偏,采用Farrow结构的数字内插滤波器完成采样钟频偏补偿,并且在充分考虑硬件可实现性下作了简化,从而实现了基于FPGA的全数字域采样钟同步模块,基于实测数据的分析表明,该模块不仅有稳定的性能,而且其模块化设计也有利于更高阶算法或多通道系统的实现。     

基于线下估计和线上补偿的时间交错采样ADC失配误差补偿方法

该文提出一种改进的时间交错采样模数转换器(TIADC)失配误差补偿方法。系统通过误差参数和简化的拉格朗日插值算法分别实现了对偏置、增益的失配误差补偿和采样时间的失配误差补偿。该补偿方法在FPGA中采用低复杂度的定点运算实现,在TIADC硬件平台中实现了对多通道ADC采样数据的线上校正。实验结果表明:所提改进方法在仿真环境下使无杂散动态范围提升了51 dB,并且在硬件实现过程中使SFDR优化达45 dB。在保持失配误差估计精度和补偿效果优良的前提下,该方法不仅降低了算法的计算复杂度,而且该补偿结构不受TIADC通道数目的限制。