基于DSP和ARM便携式电能质量监测系统的设计与实现

介绍一种基于DSP和ARM架构的便携式电能质量监测系统的软硬件设计方案.利用TI TMS320F2812 DSP和高精度数据采集芯片AD7656完成对现场电信号的同步采集和分析计算,DSP通过串口和FIFO与嵌有Linux系统的ARM S3C2440芯片通信,完成分析数据和原始数据的传输,采用大容量存储设备记录存储采样波形和分析结果,通过网络接口上传数据并设置监测终端的运行参数.实验测试结果表明该设计的可行性,该系统满足实时在线监测电能质量的各项指标.     

基于PC104和DSP的交流电量同步采集系统

设计了基于PC104工控机和DSP的交流电量同步采集系统,异地交流电量同步采集由1台PC机和分布在各处的交流电量同步采集系统和GPS接收器来实现.PC104为系统主机,主要负责数据的接收与处理、人机接口等功能:DSP为从机,主要完成电压/电流相量信号的同步采集、滤波及与PC104的通信等功能;PC104和DSP之间通过双口RAM实现高速通信和资源共享.DSP通过CPLD将GPS系统提供的秒脉冲信号转化为同步采样信号,控制不同地点同步采集系统的A/D转换器同时开始采样,实现了交流电量的异地同步采集.该系统的实验样机在动态模拟实验室中已成功应用.     

基于DSP和GPS的异地交流电量同步采集系统

设计了基于DSP和GPS的异地交流电量同步采集系统.该系统通过DSP、CPLD以及GPS系统提供的同步秒脉冲产生同步采样波形,控制A/D转换器ADS7864同步开始采样,实现了交流电量的异地同步采集.     

基于DSP和ARM便携式电能质量监测系统的设计与实现

介绍一种基于DSP和ARM架构的便携式电能质量监测系统的软硬件设计方案。利用TI TMS320F2812 DSP和高精度数据采集芯片AD7656完成对现场电信号的同步采集和分析计算,DSP通过串口和FIFO与嵌有Linux系统的ARM S3C2440芯片通信,完成分析数据和原始数据的传输,采用大容量存储设备记录存储采样波形和分析结果,通过网络接口上传数据并设置监测终端的运行参数。实验测试结果表明该设计的可行性,该系统满足实时在线监测电能质量的各项指标。     

利用FPGA实现同步FIFO设置方法

文中在QuartusⅡ环境中,用VHDL作为编程语言,实现用FPGA器件对同步FIFO设置的方法,在基于DSP的图像处理系统中达到使同步FIFO高效完成数据缓冲作用的目的。这种方法对FIFO的使用具有很好的借鉴意义。     

基于DSP与FPGA的实时电能质量监测终端系统

针对目前电能质量扰动识别的实时性和识别率不高的问题,研制了一种基于DSP与FPGA的实时电能质量监测系统。该监测系统采用FPGA控制高精度的8通道16位同步AD转换器AD7606完成电能质量信号的同步采集,DSP（TMS320DM642）从FPGA内部的FIFO存储器读取采集的电能质量数据,然后对其进行双密度双树离散小波变换（DD-DT DWT）,并计算其小波系数Shannon熵,最后用训练得到的最小二乘支持向量机分类树对扰动信号进行分类识别。实验测试结果表明：该电能质量监测系统能够连续实时对8路电能质量进行准确监测,对8种常见扰动信号的平均识别率可以达到99.1%。     

高速数据采集系统的新型接口设计

传统的数据采集系统均以FIFO的存储满或半满标志作为中断请求信号。本设计以CPLD为逻辑控制核心,利用其产生的中断计数模块向DSP发中断请求,有效的解决了存储数据与FIFO容量不匹配的问题,实现了高速数据采集系统的新型接口设计。实验结果表明,该设计不仅有效的提高了数据采集的速度,同时具有接口电路简单、通用性强、易于移植等特点,可广泛应用于通信和图像采集中。     

USB2．0在DSP调试系统中的应用设计

为了实现DSP调试系统中数据和指令在DSP和主机之间的传输,利用EZ-USB FX2芯片,设计了一个满足DSP调试系统应用需求的数据传输系统。重点介绍了FX2芯片结构和Slave FIFO,并进一步给出了硬件电路、USB固件程序、驱动程序以及主机应用程序的设计方法。实践结果表明,该系统运行稳定可靠,具有较高的应用价值。     

基于PLX9054的高速数据采集系统的设计与实现

在雷达定位、无损探伤、航空航天和电力系统故障监测及行波保护等领域需要使用采样频率为100MHz甚至更高的高速数据采集系统,而且要求该系统能对采集到的数据进行实时处理.目前国内成熟的数据采集系统产品的采样频率最高为30MHz,而且一般不能对所采集的数据作实时处理.为此,设计了基于PCI总线、使用工控机进行数据传输的嵌入式高速数据采集系统,该系统用闪烁A/D转换芯片进行模数转换、以高速大容量先进先出(FIFO)方式缓存数据、以数字信号处理器(DSP)进行数据实时处理,实现了频率为100MHz的高速数据采集和实时处理.     

基于单路FIFO的多通道同步采集存储系统的研究

设计了一种多通道同步采集存储测试系统,利用CPLD(复杂可编程逻辑器件)和单路FIFO(先入先出存储器)缓存实现了四路ADC同步转换数据到FLASH存储器的数据存储方式.此设计方案实现了在采样速率变化的情况下, FIFO自适应完成缓存速率调整的功能,并且多通道数据能连续不间断地存储到FLASH存储器中.这对于多通道变采样的存储测试系统设计具有一定的借鉴意义.     

超声无损检测技术中的高速数据采集系统设计

本文给出一种基于TMS320C5402的高速数据采集方案。针对超声无损检测技术中超声信号的特点,选用TI公司的DSP芯片TMS320VC5402作为整个设计的控制和运算核心,并采用FWO解决了DSP与A／D芯片工作速率不匹配的问题,有效地避免了数据丢失,提高了DSP的工作效率。     

Blackfin DSP在数据高速采集中的应用

在传统的数字采集中通常采用MCU与FIFO配合的方案,不适合数据量大的场合.对比于传统数字采集系统,本文给出了一种基于Blackfin系列DSP的高速数据采集的实现方案,这一系统硬件结构简单、功能强大,完全可以适应大数据量、高实时性的要求.软件方面,配合以AD公司的仿真系统,使软件开发非常容易.实验结果表明:使用本系统可以很好地重建输入模拟信号;而使用传统系统,则会丢失很多细节,破坏了信号的完整性.     

基于单路FIFO的多通道同步采集存储系统的研究

设计了一种多通道同步采集存储测试系统,利用CPLD（复杂可编程逻辑器件）和单路FIFO（先入先出存储器）缓存实现了四路ADC同步转换数据到FLASH存储器的数据存储方式。此设计方案实现了在采样速率变化的情况下, FIFO自适应完成缓存速率调整的功能,并且多通道数据能连续不间断地存储到FLASH存储器中。这对于多通道变采样的存储测试系统设计具有一定的借鉴意义。     

用于EIT数据采集系统的USB通讯模块

本文介绍了一种应用于多相流流型辨识的电阻抗成像(EIT)系统,设计了EIT数据采集系统的USB通讯模块。采用CYPRESS公司的CY7C68013芯片,利用从FIFO与DSP接口,有效地解决了传统数据采集系统的瓶颈。通讯实验表明,系统可在160Mbps速率下实现稳定可靠的数据传输。     

基于DSP的匝间耐压测试系统

本文介绍了一种匝间耐压测试仪的设计思想和实现方案。它充分利用DSP数据处理技术,配合高速AD和FIFO,实现了波形的实时处理,以图形液晶实现智能方式仪器界面,通过对波形参数的比较,很好地实现了对线圈绕组匝间绝缘耐压状况的测试。     

基于DSP和FIFO的多路高速数据采集系统在PFN中的应用

提出了一种基于罗氏线圈、FIFO和DSP的多路高速数据采集系统,将其成功应用于脉冲成形网络(PFN)脉冲放电电流的检测。系统数据采集频率高,采样精度可达到5‰以内,实现了对多路PFN电流的实时检测及对PFN运行状况的快速监测。     

基于DSP和FPGA的高速数据采集系统的设计及实现

本文设计了一种基于DSP和FPGA的双通道通用数据采集系统,每个通道的采样率为10 MSps,采样精度为14 b.设计中采用了FPGA实现2个异步FIFD作为模数转换器AD9240和数字信号处理器TMS320C6416的缓存器,并且FPGA内部可方便地实现各种逻辑电路与外围进行通信.数据的传输采用EDMA,实现了大容量数据的传输.实验结果表明,该数据采集系统有较高的采样精度,具有接口电路简单、可靠性高、调试方便等特点,可广泛应用于通信和图形采集中.     

基于DSP和FPGA的GIF数据采集卡的设计与实现

鉴于红外成像GIF技术在现代化精确制导武器中的重要作用,提出了一种基于DSP＋FPGA实现GIF数据采集卡的设计方案。采集卡以DSP自带的PCI接口实现了PCI总线,通过DSP的EMIFB外部存储器接口和FPGA进行数据交互。利用FPGA构建了专用的收发逻辑控制单元、数据处理单元和FIFO,完成了对目标红外图像和角度、距离数据的捕获。经过实际测试,采用本方案设计的GIF数据采集卡能够实时采集、存储导引头捕获的目标数据,工作稳定可靠,满足工程应用的需求。     

基于SEED-DEC扩展总线的多通道同步数据采集板设计

针对合众达SEED-DEC系列化嵌入式DSP控制模块在数据采集功能上的不足,利用其标准的扩展总线和统一的结构,设计研制基于SEED-DEC扩展总线的多通道同步数据采集板.以DSP作为数据处理中心,FPGA负责与DSP通信、初始化和控制数据采集板上的A/D模块,以节省DSP内部资源,减少DSP因控制外围器件而消耗的时间,...     

一种基于DPA的高速数据流接收的校正方法

在高速数据采集系统中,对于高速数据流的接收的可靠性,是整个系统正常工作的前提与保证。在基于FPGA+DSP架构的高速数据采集系统中,由于FPGA布局布线、环境温度、工作电压的变化等各方面的影响,可能造成数据同步时钟与数据对应关系的偏移,由此而可能造成高速数据流接收的不可靠。针对以上问题,基于DPA(dynamic phase alignment,动态相位调整)的设计思想,提出一种高速数据流接收的校正方法,并在FPGA+DSP架构的高速数据采集系统上设计实现,使得数据同步时钟的时钟沿与数据的有效窗口的最佳采样位置动态对齐。最终实验得到的数据和现象证明了该校正方法的可行性和稳定性。