掩膜层生长导致n-GaAs表面化学组分的变化对微波器件性能的影响

利用AES和ESCA能谱仪和离子剥离相结合的方法,研究了不同温度下在n型GaAs上淀积SiO_2掩膜层的n-GaAs(100)表面化学组分的变化对形成肖特基结和欧姆接触的影响.在这基础上提出,通常淀积SiO_2过程是以淀积SiO_2为主,并伴随着GaAs本体氧化和As-O 键中的As挥发和氧转移到Ga上来形成附加的Ga_2O_3的两个物理过程所组成.解释了400℃淀积SiO_2掩膜层的3mm混频器各项性能优于700℃淀积SiO_2掩膜层的4mm混频器,而后者性能不够理想的原因是由于金属/n-GaAs界面处仍有β-Ga_2O_3而引起较多的界面缺陷所致.在An-Ge-Ni/GaAs界面处很薄的 β-Ga_2O_3对 An-Ce-Ni欧姆接触性能影响不大.但长期存放后在Au-Ge-Ni表面上形成的Ga_2O_3对欧姆接触就有影响.     

锑化铟红外探测器用PECVD二氧化硅钝化膜的研究

本文是在正交实验方法的基础上,比较系统地研究了等离子体增强化学气相淀积(PECVD)的工艺参量(射频功率、反应气体的压强、淀积温度、淀积时间)的变化,对SiO_2膜层的物理及化学性能的影响。本文又研究了在阳极氧化钝化膜上再生长PECVD SiO_2膜的电性能及其在多元锑化铟探测器上的实验结果。     

PECVD SiO_2-InP MIS结构研究

本文报导用正硅酸乙酯等离子增强化学汽相淀积(PECVD)技术在InP上淀积SiO_2膜的方法,用C—V,DLTS,AES,XPS等手段测量分析了PECVD SiO_2-InP MIS结构的电学性质和界面化学结构,研究了淀积前InP表面的不同处理对界面特性的影响。     

采用等离子增强TEOS工艺淀积硅氧化层

美国电报电话公司贝尔实验室的研究人员研究了一种采用四乙氧基硅烷(TEOS)定向淀积硅氧化层的工艺。先前的研究显示,硅氧化层的台阶复盖随O_2:TEOS气体流量比而变化,在传统的富氧条件下不可能进行定向淀积。在上个月在加州圣克拉腊召开的VLSI多层互连会议上,他们报道了通过控制淀积的化学过程进行定向淀积的最新研究成果。     

离子辅助淀积光学薄膜:低能和高能离子的轰击

研究了在光学元件上的氧离子辅助淀积SiO_2和TiO_2膜层与离子能量(30-500电子伏特)和离子流密度(0-300微安/厘米~2)的关系。证实了低能和高能离子轰击场能改善SiO_2膜的化学配比,而在低能情况其改善略为大些。对于TiO_2膜,低能轰击能改善化学配比,而高能轰击反而导致明显不利。在高能离子辅助淀积的SiO_2薄膜中氢含量减少到1/10。在低温基片上(50-100℃)制备了牢固的膜层。讨论了膜层的内应力特性。     

多层集成结构

在器件单元的第1层上生长1层或更多层,可以提高集成电路的密度。 这种用Si作衬底的多层集成电路结构,可按下列步骤制得: (A)制得第1层集成电路结构(图1)后,用低温淀积法在其表面覆盖一层2000—3000A的氧化层或氮化层2。此层作绝缘用。 (B)用低温化学汽相淀积法或真空电子束蒸发法,在氧化层/氮化层上淀积1—2μm厚的无定形硅(a—Si)或多晶硅(Poly—Si)层3。     

自控刻蚀保护膜引线孔的方法

在半导体器件生产中为提高器件的可靠性,避免工艺中划伤铝膜,以致影响划片后管芯成品率,可在刻铝后先淀积一层SiO_2保护膜.当在铝引线上淀积SiO_2保护膜后,必须解决保护膜引线孔的刻蚀问题.通常对SiO_2膜的刻蚀基本分两类:一是液相化学腐蚀,一是等     

底钉扎与顶钉扎结构在磁传感器中应用研究

该文采用高真空磁控溅射技术分别制备了无缓冲层的NiFe/IrMn和IrMn/NiFe及有缓冲层的IrMn/NiFe 3种结构薄膜,并用振动样品磁强计对样品磁性能进行测试。结果表明,直接在Si上淀积NiFe/IrMn和在适当厚度的Ta/NiFe或Cu层作为缓冲层上淀积IrMn/NiFe的2种结构,有很大的交换偏置场。这样大的交换偏置场适合应用于顶钉扎和底钉扎结构的自旋阀巨磁电阻器件。     

Co与Si和SiO_2在快速热退火中的反应

利用四探针、AES、XRD、XPS和SEM等技术研究了快速热退火中Co与Si和SiO_2反应动力学、相序、层的形貌。测量了薄层电阻与退火温度和时间的关系。结果表明,随退火温度的升高,淀积在硅衬底上的钴膜逐步转变为Co_2Si、CoSi_(?)最后完全转化为CoSi_2。CoSi_2对应的电阻率最低。Co与SiO_2不会反应,即使在1050℃的高温下也没有观察到任何形成钴硅化物的证据。     

n~+多晶硅上热生长SiO_2薄膜的电传导和击穿特性

我们用斜坡电流电压(I-Y)测量方法分析了n~+型无定形淀积多晶硅上热生长SiO_2的传导和击穿特性。结果表明,和在体硅上生长的SiO_2相比,在多晶硅上生长的氧化层(多晶氧化层)的绝缘特性要差一些,这可直接归因于由氧化引起的界面粗糙化——这种界面粗糙化导致了氧化层电场的局域增强。例如,我们在测量中发现,167(?)厚多晶氧化层的击穿电场E_(BD)大约为9.5MV/cm,Fowler—Noodheim隧道效应的有效势垒高度φBeff高达2.78eV,这表明,该厚度的多晶氧化层的性质与体SiO_2是接近的。但是,E_(BD)和φBeff都随着多晶氧化层厚度D_(ox)的增大而逐渐减小。当厚度为165(?)时,E_(BD)近似为2.5MV/cm,而φBeff下降到只有0.83eV。随着D_(ox)的增大,我们发现测出的I-V曲线与外加电压极性的关系越来越密切,这是因为多晶硅/硅界面的氧化诱生界面粗糙化程度比氧化层/多晶硅界面严重,由于Fowler-Noodheim电子注入效应,多层晶硅/硅界面的“导电能力”要高于氧化层/多晶硅界面。 某些器件应用领域要求多晶氧化层具有一定的导电能力,能够通过较大的电流密度而不失效。为此,人们开发了一种多晶硅纹理化方法,对于随后形成的薄多晶氧化物,采用这种方法可减小φBeff,增大击穿电流I_(BD),并可消除I-V曲线对外加偏压极性的依赖关系。该工艺     

连续CVD反应炉中SiO_2薄膜淀积

一、引言 在半导体器件工艺中,普遍采用CVD(化学汽相淀积)方法生长掺杂或不掺杂的SiO_2薄膜,作为器件表面的钝化层、掺杂的SiO_2固态扩散源和多层布线中的绝缘介质层等。与此相应的各种淀积SiO_2薄膜的CVD反应炉也相继出现。由于结构简单,钟罩式旋转反应炉首先广泛应用于实际生产工艺中。图1(α)是一种典型的钟罩式旋转反应炉的示意图,钟罩高度约25cm到40cm间,钟罩内加热的合金铝盘上方形成一个反应空间,被淀积的硅片置于加热的合金铝盘上,铝盘可绕轴旋转。当SiH_4和O_2由钟罩顶部进入反应区时产生大致如下的化学反应:     

Ga_(0.47)In_(0.53)As/SiO_2与Ga_(0.47)In_(0.53)As/Al_2O_3的界面性质

本文研究了GaInAs/SiO_2与GaInAs/Al_2O_3的界面性质.采用PECVD技术以TEOS为源以及采用MOCVD技术以Al(OC_3H_1)_3为源在n~+-InP衬底的n-Ga_(0.47) In_(0.33)As外延层上淀积了/SiO_2和Al_2O_3,制备成MIS结构.结果表明这些MIS结构具有良好的C-V特性,SiO_2/GaInAs界面在密度最低达 2.4×10~(11)cm~2·eV~(?),氧化物陷阱电荷密度达10~(?)～10~(10)cm~2,观察到GaInAs/SiO,结构中的深能级位置为E_c-E_T=0.39eV.GaInAs/Al_2O_3结构中的深能级位置为E_c=E_T=0.41eV.     

用于平面型Gunn畴雪崩器件的SiO_2低温淀积技术

<正> 制作平面Gunn畴雪崩器件的材料是在掺Cr的高阻GaAs衬底上汽相外延一层n-GaAs,其电子浓度为1×10~(15)～1×10~(18)cm~(-3),厚度为6～15μm,迁移率为4000～7500cm~2/V·s。在这样的材料上生长SiO_2,常压下,当衬底温度大于630℃时,由于As的升华,使GaAs的晶体完整性受到损坏,而在较低温度下(如420～450℃)淀积时,SiO_2常出现破裂或脱落现象。 GaAs的热膨胀系数为5.9×10~(-6)℃~(-1),而SiO_2为0.4×10~(-6)℃~1,相差一个数量级以上;此外,SiO_2的应力,300K时为1～6×10~3N/cm。实验表明,在GaAs上淀积的SiO_2厚度超过5000(?)时便产生破裂。而P_2O_5在GaAs上淀积1500(?),却未观察到裂纹,因为P_2O_5的热     

用氮离子注入硅中抑制SiO_2的生长

本文报道了硅片在相同的氧化条件中形成不同厚度的SiO_2层。采用注入氮离子进入硅中,将注入与未注入样品在1000℃的炉温中进行干氧、湿氧生长SiO_2,用膜厚测试仪测SiO_2层的厚度。结果表明,N_2~+离子注入硅样品的氧化层厚度明显薄于非注入样品的氧化层厚度。N_2~+离子注入硅表面在氧化时抑制SiO_2的生长,具有较明显的抗氧化的作用。这项实验说明,采用注入N_2~+离子,同一硅片在相同的氧化条件下开辟选择氧化是可能实现的。     

用于锗雪崩光电二极管纯化的密封式热氧化

研究了用于锗雪崩光电二极管(Ge-APD)纯化的密封热氧化,这种氧化包括SiO_2淀积和接着在氧气气氛里的退火。在SiO_2/Ge界面,氧化锗的生长减少了表面态密度,它与氧化温度成正比。发现这种纯化方法对减少Ge-APD的暗电流是有效的。     

InP上等离子增强化学汽相淀积SiO_2膜及其MIS结构C-V特性研究

本文研究了利用正硅酸乙酯在InP上等离子增强化学汽相淀积SiO_2膜的方法.研究了InP表面处理对SiO_2-InP界面的影响.测量分析了SiO_2膜的性质,InP-MIS结构的C-V特性及其滞后、频散效应.结果指出,用这种方法可获得性能较好的SiO_2膜和SiO_2-InP界面.     

离子束辅助淀积薄膜

本文叙述了淀积薄膜时助以离子轰击的电子束蒸镀工艺对薄膜特性的某些影响。薄膜置于潮湿大气中,由于吸潮性的减低,而使SiO_2、TiO_2和ZrO_2薄膜的填充密度明显增加。在ZrO_2-SiO_2多层干涉滤光片中,其峰值透过率波长的变化,从不用离子辅助所淀积膜的8毫微米减到用离子束辅助淀积膜的不到1毫微米。     

SiO_2上InP薄膜的连续Ar~+激光再结晶

在SiO_2绝缘层上用高频溅射法淀积一层InP薄膜。经过连续Ar~+激光再结晶以后,晶粒尺寸明显增大。利用离子背散射分析了激光再结晶前后InP化学计量比的变化,结果表明:采用SiO_2保护膜后较好地抑制了InP组分的分解。对A~+激光辐照引起的InP再结晶的机制进行了分析。     

射频反应溅射Si_3N_4薄膜的性质和表面钝化作用

射频反应溅射Si_3N_4薄膜的光学和电学性质,与制备条件有密切的关系.对Si_3n_4膜的折射率、红外吸收带、相对介电常数、淀积速率和腐蚀速度随溅射电压和混合气体(Ar和N_2)组份的变化规律作了研究.指出,在最佳溅射条件下的电场作用和电子、负离子对硅器件表面SiO_2层的轰击造成的热作用,有利于加速Si_3N_4膜对存在于SiO_2层中的Na~+的吸取和捕集过程,使硅器件的光学特性和稳定性获得显著的改善.而且,由于淀积时的基片表面温度低,可以利用常用的光刻胶掩蔽,进行定域淀积,简化了Si_3N_4膜的光刻腐蚀工艺.     

SOI结构激光再结晶薄层中应力的喇曼光谱研究

在电阻率为6～8Ω·cm的N型<100>硅衬底上热生长1μm厚的SiO_2层,用LPCVD方法淀积0.5μm厚的多晶硅层,然后用束斑直径为40μm、功率为5W的Ar~+激光束对样品再结晶,激光扫描速率为5cm/s,衬底温度为550℃。在上述条件下,SOI薄层发生了熔化并再结晶的过程。在这一过程中,由于SiO_2绝缘层的热膨胀系数比硅小很多,因此SOI薄