微电子制造中Ti的湿法蚀刻

综述了微电子制造工艺中Ti的湿法蚀刻的发展过程,指出了传统Ti蚀刻液的缺点;介绍了最新研究改良后的多种Ti蚀刻液配方和化学药品、废气、废液对人员环境的影响.     

FSI国际推出采用其MAGELLAN浸泡式清洗系统的新型氮化硅选择性蚀刻工艺

FSI国际有限公司日前宣布，推山全新的选择性氮化物蚀刻工艺。该工艺采用FSI国际的MAGELLAN浸泡式清洗系统，可以抑制氧化硅和硅的侵蚀并避免产生大量微粒。这些应用在FSI实验室中通过使用客户的晶圆得以开发和验证，并已成为先进的45nm工艺项目的一部分。此外，这些应用对前几代技术同样有效。     

eMAX机台绝缘体材料蚀刻130nm及以下工艺窗口的优化

随着设计技术进一步发展,通过以C4F6为基础的蚀刻制程气体在MERIE技术eMAX反应腔室的应用,可以扩大eMAX机台绝缘体材料蚀刻130nm及以下制程的窗口。它有比C4F8更高的对光阻和氮化硅（SIN）的选择比和更宽的蚀刻终止窗口。通过优化工艺窗口,其对SIN的选择比可以达到30：1,使得有能力蚀刻低或高深宽比的结构．大于87度角的蚀刻能力可以很好的控制CD和蚀刻轮廓。     

氮化硅刻蚀工艺的研究

对氮化硅阻挡层或ARC层的去除通常使用在高温磷酸溶液中选择性氮化硅刻蚀。简要地阐述氮化硅刻蚀的工艺特性,及对氮化硅刻蚀后氧化硅厚度的控制提出一点见解。     

沉积、退火条件以及刻蚀液对PECVD氮化硅薄膜湿法刻蚀速率的影响

The influence of deposition, annealing conditions, and etchants on the wet etch rate of plasma enhanced chemical vapor deposition （PECVD） silicon nitride thin film is studied. The deposition source gas flow rate and annealing temperature were varied to decrease the etch rate of SiNx：H by HF solution. A low etch rate was achieved by increasing the SiH4 gas flow rate or annealing temperature, or decreasing the NH3 and N2 gas flow rate. Concentrated, buffered, and dilute hydrofluoric acid were utilized as etchants for Sit2 and SiNx：H. A high etching selectivity of Sit2 over SiNx：H was obtained using highly concentrated buffered HE     

集成电路湿法工艺与湿法设备制造技术研究

简述了集成电路制造中的湿法工艺,重点介绍了栅氧清洗、RCA清洗、去胶、氮化硅去除、氧化硅腐蚀等湿法工艺,并对槽式湿法设备的关键制造技术进行了讲解。     

一种多晶硅掩膜层湿法去除的改进研究

在集成电路制造工艺中,附着在Si片表面的杂质颗粒一直是影响晶圆良率的重大因素,其中在栅极多晶硅刻蚀后的氮氧化硅(SiON)掩膜层湿法去除工艺中,所使用的热磷酸(H3PO4)湿法刻蚀尤其容易产生杂质颗粒.详细分析了热H3PO4湿法刻蚀中杂质颗粒的形成机理,并且提出三种不同的解决途径,然后通过具体实验数据比较得出解决热H3PO4湿法刻蚀后杂质颗粒问题的最佳方案,为集成电路制造企业提供了理论基础和实践依据.     

用于各向同性湿法刻蚀中的氮化硅掩膜

在硅的各向同性湿法刻蚀过程中,一般选用HNA溶液(即氢氟酸、硝酸和乙酸的混合溶液)作为刻蚀液,而氮化硅以其很好的耐刻蚀性而优先被选为顶层掩膜材料.在硅片上刻蚀不同的结构,通常需要选择不同的刻蚀液配比.而不同配比对于氮化硅掩膜的刻蚀速率也不一样.分别用PECVD和LPCVD两种方法在<111>型硅片上沉积了厚度为560和210 nm的氮化硅薄膜,研究和对比了它们在8种典型配比刻蚀液下的刻蚀速率,为合理制作所需要厚度的氮化硅掩膜提供有益参考.     

热壁 LPCVD 氮化硅薄膜的制备及其应用

论述了热壁低压化学汽相淀积（ＬＰＣＶＤ）制备氮化硅薄膜的工艺过程。对氮化硅薄膜进行测试分析，用它作介质膜、钝化膜，并作出了多种性能良好的光电器件。     

氮化硅干法刻蚀工艺设备模型的试验与测量

通过对氮化硅薄膜干法刻蚀工艺实验结果的测量,得到硅片表面非均匀性分布的具体测量数据,并对这种现象的成因进行了定性的理论分析,为下一步建立刻蚀工艺设备模型准备了充足的实验数据.     

氮(氧)化硅湿法刻蚀后清洗方式的改进

在半导体制造工艺的湿法刻蚀中,用热磷酸刻蚀氮化硅和氮氧化硅是其中一个相对复杂又难以控制的工艺.在这个工艺中,热磷酸刻蚀后的去离子水(DIW)清洗更是一个非常重要的步骤.主要分析了由于去离子水清洗不当造成的表面缺陷的形成机理,并通过合理的实验设计和分析,给出了具体的解决方案.     

Cr掩模在硅湿法刻蚀中的应用研究

针对硅湿法刻蚀中常见的SiO2、Si3N4掩模的缺点,提出了以Cr薄膜层为刻蚀掩模的新方法,并进行了相应的试验.试验结果表明,Cr掩模湿法刻蚀技术可用于硅半导体器件的制作.此项工艺为硅湿法刻蚀加工提供了一条新的技术途径.     

HF/CrO3溶液对AlGaAs的选择性湿法刻蚀应用于楔型结构的制备

利用动态掩膜腐蚀技术,研究了HF/CrO3腐蚀液对各种不同组分的AlxGa1-xAs(x＝0.3,0.5,0.65)的腐蚀速率及腐蚀表面形貌.随着HF(48wt%)/CrO3(33wt%)的体积比由0.01变化到0.138,相应的腐蚀液对Al0.8-Ga0.2As/Al0.3Ga0.7As的选择性由179降到8.6;通过调节腐蚀液的选择性,在Al0.3Ga0.7As外延层上制备出了倾角从0.32°到6.61°的各种斜面.当HF(48wt%)/CrO3(33wt%)的体积比为0.028时,Al组分分别为0.3、0.5和0.65时,相应的腐蚀表面的均方根粗糙度为1.8、9.1和19.3nm.另外,还分析了腐蚀机理与腐蚀表面形貌之间的关系.     

Construction of Membrane Sieves Using Stoichiometric and Stress‐Reduced Si3N4/SiO2/Si3N4 Multilayer Films and Their Applications in Blood Plasma Separation

The novelty of this study resides in the fabrication of stoichiometric and stress‐reduced Si₃N₄/SiO₂/Si₃N₄ triple‐layer membrane sieves. The membrane sieves were designed to be very flat and thin, mechanically stress‐reduced, and stable in their electrical and chemical properties. All insulating materials are deposited stoichiometrically by a low‐pressure chemical vapor deposition system. The membranes with a thickness of 0.4 µm have pores with a diameter of about 1 µm. The device is fabricated on a 6” silicon wafer with the semiconductor processes. We utilized the membrane sieves for plasma separations from human whole blood. To enhance the separation ability of blood plasma, an agarose gel matrix was attached to the membrane sieves. We could separate about 1 µL of blood plasma from 5 µL of human whole blood. Our device can be used in the cell‐based biosensors or analysis systems in analytical chemistry.     

HCl/HF/CrO3溶液对InGaAs/InGaAsP的选择性湿法刻蚀——应用于楔形结构的制备

利用动态掩膜湿法腐蚀技术，研究了HCl/HF/CrO3溶液对与InP衬底晶格匹配的InxGa1－xAs1－yPy(y=0,0.2,0.4,0.6)材料的腐蚀特性．对于HCl(36wt%)/HF(40wt%)/CrO3(10wt%)的体积比为x∶0.5∶1的溶液，随着x由0增加到1.25，相应的腐蚀液对In0.53Ga0.47As/In0.72Ga0.28As0.6P0.4的选择性由42.4降到1.4；通过调节腐蚀液的选择性，在In0.72Ga0.28As0.6P0.4外延层上制备出了倾角从1.35°到35.9°的各种楔形结构；当x为0.025和1.25时，相应的In0.72Ga0.28As0.6P0.4腐蚀表面的均方根粗糙度分别为1.1nm和1.6nm．还研究了溶液的组分与InxGa1－xAs1－yPy(y=0,0.2,0.4)的腐蚀速率间的关系，并对腐蚀机理进行了分析．     

多层高深宽比Si深台阶刻蚀方法

通过干法刻蚀,在Si衬底上制备出高深宽比的台阶结构是MEMS加工的基础工艺之一。多层台阶的刻蚀,是一种重要的折线断面制备方法,使实现结构更加复杂的器件成为可能。利用LPCVD生长1μm厚SiO2作为钝化层,围绕多层台阶掩膜的制备方法和移除方法展开实验,以3层台阶为例,开发出一套使用一块光刻版制造任意宽度的台阶掩膜的方法。该方法节约成本、操作简便、重复性好,为加工复杂的三维结构提供了一种新的手段。另外,针对在深刻蚀过程中残留的掩膜会破坏Si台阶完整性的问题,研究了刻蚀过程中SiO2掩膜的去除方法对台阶的表面形貌造成的影响。通过实验发现,采用干湿腐蚀结合的方法可以有效地去除台阶掩膜,获得良好的Si深台阶结构。     

PECVD生长氮化硅介质膜的工艺研究

对PECVD生长氮化硅介质膜的工艺条件进行了实验研究,获得了生长氮化硅介质膜的最佳工艺条件,制出了高质量的氮化硅介质膜,对样品进行了湿法腐蚀和超声实验,在显微镜下观察无膜脱落现象发生。阐述了几种工艺参数对介质膜生长的影响。     

Si3N4膜对MOS电容器存储时间影响的研究

Si3N4薄膜淀积速率对MOS电容器存储时间影响很大。在850℃下，栅介质SiO2膜厚度100nm，MOS电容器存储时间420s。在50Pa真空压力下，通过淀积70nm厚Si2N4薄膜后，MOS电容器无存储时间。经900℃O2气氛退火40min，MOS电容器的存储时间也不到2s。采用声7孔径降低气体流速，从而降低淀积速率，在840℃下，栅介质SiO2膜厚度100nm，MOS电容器存储时间420s；在60．71Pa真空压力下，淀积70nm厚Si3N4薄膜后，MOS电容器存储时间曲线不正常，经900℃O2气氛退火40min，曲线恢复正常，MOS电容器存储时间达到400s以上。