一种用于流水线ADC的高速采样保持电路

介绍了一种适用于10位80MS/s流水线模数转换器(Pipelined ADC)的采样/保持(S/H)电路。该电路为开关电容结构,以0.25μm CMOS工艺实现。采用栅源电压恒定的栅压自举开关和底极板采样技术,极大地减小了采样的非线性失真。基于该S/H电路的流水线A/D转换器在80MHz采样率下,输入信号为奈奎斯特频率时,无杂散动态范围(SFDR)为84.9dB,有效位数(ENOB)达到10位。     

适用于流水线ADC的高性能采样/保持电路

介绍了一种利用双采样技术的高性能采样/保持电路结构,电路应用于10bits50MS/s流水线ADC设计中.电路结构主要包含了增益自举运算放大电路和栅压自举开关电路.增益自举运算放大电路给采样,保持电路带来较高的增益和带宽,栅压自举开关电路克服了多种对开关不利的影响.设计还采用了双采样技术,使采样,保持速率大大提高.设计在SMIC 0.18um工艺下实现,工作电压为1.8V,通过仿真验证.本文设计的采样/保持电路可以适用于高速高精度流水线ADC中.     

对称开关电容采样保持电路的研究

提出了采用对称开关电容基本元件构成的采样保持电路，该电路采样和保持同时进行，且采样时间与保持时间相等，提高了信号采样的精度和A／D转换的速度。     

一种适用于高速CMOS图像传感器中的采样保持电路设计

设计了一种适用于高速CMOS图像传感器中积分器阵列的采样保持电路.在采样保持电路的保持路径中采用一种抑制衬底偏压效应的T型开关,取代传统的CMOS传输门开关,可以抑制衬底偏压效应带来的阈值变化,保证开关导通电阻的线性度,同时由于在开关设计中引入了T型结构,减少高速输入下寄生电容引入的信号馈通效应,可以实现更为优化的关断隔离.基于SMIC(中芯国际)0.13 μm标准CMOS工艺设计了一个适用于高速采样积分器阵列中的CMOS采样保持电路.Cadence Spectre仿真结果表明在输入信号达到奈奎斯特频率时,电路信噪失真比(SINAD)达到了85.5 dB, 无杂散动态范围 (SFDR)达到92.87 dB,而功耗仅为32.8 mW.     

一种增益自举运算放大器的分析与优化设计

基于开关电容的流水线ADC设计中,运算放大器的建立时间和精度是关键指标。而增益自举运算放大器的建立时间分析比较复杂。本文通过理论推导和模型简化的方法分析其主运放和辅助运放的单位增益带宽及相位裕度对建立时间的影响。提出了一种P型与N型传输函数相同的辅助运放电路,并以此设计了一个高速、低功耗的自举运算放大器。     

一种开环高速高精度采样保持电路

设计了一种改进型开环结构采样保持电路.与传统Miller电容开环结构相比,本设计采用了新型Bootstrapped开关,不但实现了沟道导通电阻线性化,而且消除了与输入信号相关的时钟馈通;采用全差分结构消除了共模信号引入的误差以及偶阶谐波,提高了电路的信噪比;采用高速高精度缓冲器增大电路的驱动能力,实现了高速高精度采样.设计采用0.35μm n-well CMOS工艺,经仿真验证,在驱动2.5pF负载电容下采样率达到100MSPS,电路有效位数12bits,功耗为21.5mW.     

一种基于米勒电容的采样/保持电路

讨论了目前存在的基于米勒电容的采样/保持电路,在此基础上设计了一种简化形式.该电路利用简单的CMOS反相器代替米勒反馈电路中的运算放大器,在保证采样速度和精度的前提下,节省了面积.最后,采用TSMC公司的0.35μm标准CMOS工艺库对整体电路进行了性能分析和仿真.     

采样保持电路漏电流的一种新颖检测方法

介绍了一种采样保持电路漏电流的新颖检测方法,采用该方法仅用普通仪表即可测出极微弱的漏电流,具有简单、方便、准确又低成本的特点。     

一种10bit 200MS/s分段式电流舵DAC设计

基于TSMC 0.18μm CMOS工艺,设计一种10 bit采样率为200 MS/s的DAC(数模转换器)。为了提高DAC的整体性能,电路主体采用了分段式电流舵结构,高6位为温度计码,低4位为二进制码。电流源开关单元采用了cascode结构(共源共栅)和差分输出结构。另外,采用了一种低交叉点开关驱动电路来提高DAC的动态性能。电路仿真结果显示,在1.8 V电源供电下,DAC的微分非线性误差(DNL)和积分非线性误差(INL)的最大值为0.05 LSB和0.2 LSB。在输出信号频率为0.976 MHz时,DAC的无杂动态范围(SFDR)为81.53 dB。     

一种长寿高效Boost超级电容掉电保持后备电源

本文设计了一种掉电后备电源,采用超级电容作为储能元件可长期浮充,大电流放电,提高了使用寿命;采用升压型拓扑,优化了超级电容容量配置,可在5V@5A条件下,持续工作10s,并在电容因欠压停止工作时,可迅速关断输出,输出电压单调下降,不产生振荡,满足了大多数设备的需求.     

12位50M Sample／sCMOS流水线A／D转换器

介绍了一种十级12位50M Sample／sCMOS流水线A／D转换器的设计。该设计方案采用了全差分采样／保持电路和折叠式共源共栅运算放大器，保证了处理模拟信号的精度与速度。自举MOS开关和双差分动态比较器的使用，提高了电路的精度与速度，每级电路基本一致．简化了电路设计。     

一种10 bit 1 MS/s SAR ADC的设计实现

基于0.13μm CMOS工艺,设计了一种采样率达到1 MS/s的10位逐次逼近模数转换器,其中逐次逼近数字控制逻辑采用全定制的方法,减小了数字单元的面积和功耗;比较器中的预放大器分别采用了二极管连接和开关管复位的方式将各级运放的输出短接,加快比较速度,最后一级锁存器采用改进的两级动态锁存器,进一步提升比较速度的同时降低了失调误差。实验结果表明,1.2 V电源电压下,所设计的ADC采样率达到1 MS/s,输入信号频率为12.5 kHz时,测得的输出信号信噪比为54.47 dB,SFDR为45.18 dB。     

54 Mb/s NRZ时钟数据恢复电路的设计与实现

提出一种采用双环路的时钟数据恢复电路,电路采用改进型Hogge鉴相器;鉴相环电荷泵充放电电流为13.06μA,改善了输出时钟的抖动影响;压控振荡器采用四级环型振荡结构,由伪差分结构延迟单元组成,降低了系统电路设计难度,减小了VCO的增益。通过Cadence软件的Spectre工具仿真,能够顺利地从54Mb/s的非归零码数据中提取出54MHz的同步时钟,时钟占空比为50%,满足设计要求。     

一种用于音频信号的Sigma-Delta A/D转换器设计

基于SMIC 180 nm混合信号CMOS工艺,实现了一种应用于音频信号的16 bit四阶级联Sigma-Delta ADC.其过采样率为64,信号带宽为20 kHz.数字滤波器采用CIC抽取滤波器、CIC补偿滤波器及半带滤波器级联实现,其通带纹波小于0.01 dB,阻带衰减达到-100 dB.在1.8V电源电压下,该ADC整体功耗约为2.34 mW.信噪失真比可达95.9 dB.     

基于MSP430的轨道电路在线测试仪设计与实现

针对UM71无绝缘轨道电路中补偿电容的测量,设计了一种基于超低功耗单片机MSP430的补偿电容以及铁路信号频率测量的便携式测试仪。     

中置式高压电容器柜改进设计

分析了南屯煤矿白马河风井变电所高压电容器柜原设计方案存在的问题,并对其进行了改进设计:选用适用于容性负载的真空断路器;添加放电线圈,并将放电线圈与电容器直接并联,使放电线圈与电容器组成一个完整的放电回路;添加接地开关,接地开关既有机械闭锁又有电气联锁,操作方便,安全性高。实际应用表明,改进设计后的高压电容器柜功能更加完善,更加安全、可靠。     

基于V/I转换电路的精密电流跟随器设计

设计了一种基于V/I转换电路的电流跟随器。对一种常见形式的V/I转换电路进行变形,得到一个存在一定系统误差的电流跟随器。通过对系统误差的分析,针对误差产生的主要因素提出了两种基于不同思想、不同形式的改进方案,得到两种改进型电路。理论推导、软件仿真及实际硬件电路测试都证明此方案合理可行。     

动态参量最大值检测保持仪表的设计

主要介绍一种动态参量最大值的检测和保持仪表的设计.仪表不但可以测量和保持动态参量的最大值,而且还可以观察动态参量的动态变化.该仪表完全通过数字模拟电路来实现,不需软件编程,使用简单,可靠.此仪表己用于汽车制动脚踏板力的检测上.