基于FPGA的超高速雷达信号实时采集存储系统

采用服务器作为采集主控设备,利用多个硬盘组成磁盘阵列作为存储设备,并制作了一块基于FPGA的超高速雷达信号采集PCI卡。系统以FPGA为采集的核心控制芯片,并在FPGA内部实现了64位/66MHz的PCI接口逻辑,无需专用接口芯片,简化了电路板设计,提高了系统的灵活性。该系统数据传输总速率可高达528MB/s,实时流盘速度可达150MB/s,存储容量可扩展至1000GB以上。     

一种新型低频水声信号数据采集存储系统设计

本文介绍了一种新型低频水声信号数据采集存储系统,该系统对水声换能器输出的微弱信号进行放大、滤波,然后进行数据采集、存储,在数据采集存储过程中采用自动增益控制(AGC)技术调节通道增益,把信号放大到一定范围内,无需人工设置通道增益。湖试试验表明该系统具有存储容量大、简洁、有效和可靠的特点。     

基于FPGA的水声信号采样存储系统设计

为了提高水声传感器网络通信系统试验和算法研究的效率,水声传感器网络节点需要具有水声通信的原始波形数据的记录功能.本文设计了一种水声信号采样存储系统,实现了数据变速率AD采集、数据环形存储、数据连续读取、数据飞读等功能.该系统具有结构清晰,集成度高,工作可靠等优点,可以有效提高水声传感器网络试验的效率.     

基于FPGA的传感器信号的采集与存储模块设计

为了实现飞行器在飞行试验状态下对空间噪声信号的记录,设计了一个基于FPGA的超声数据采集与存储模块。该模块以FPGA芯片XC3S400作为主控制器,使用THS1408芯片作为模/数转换器,将采集到的模拟信号转换为数字信号并进行存储。在超声数据采集模块FPGA软件方案中,对软件的功能、实现框图以及软件流程做了相应的介绍。Flash芯片采用交替双平面页编程方式,提高了数据的写入速度。通过试验验证了该采集与存储模块功能的有效性。     

FPGA在水声信号采集系统中的应用

作为鱼雷声自导子系统的水声信号采集系统由于信道容量的扩充,原硬件系统仅用DSP无法满足数据采集、处理的任务;为此引入FPGA(Filed Programmable Gate Array,现场可编程门阵列)负责系统底层硬件的控制和部分正交采样的计算任务;这样就减轻了DSP的负载,为充分发挥DSP的计算性能和今后算法升级提供了有利条件;文章详细介绍了FPGA在多通道数据采集、处理和传输中的设计思路和实现方法.     

多通道可重构水声信号采集模块设计

针对水声信号探测系统的需求,设计一种多通道可重构且小体积高集成度的水声信号采集模块。根据性能指标要求和水声信号特点,提出采集模块总体设计方案,硬件方面加入可重构带通滤波器增强采集模块的通用性,采用基于IEEE 1588V2标准的精确时间同步协议方案,提高多模块分布式应用时的系统采集同步精度;开发基于QT的处理机显控软件,实现采集控制与数据实时回看。对采集模块性能进行测试,其结果表明,该水声数据采集模块能够满足设计需求,其已在某声纳工程项目中得到实际应用。     

基于FPGA的高速图像采集存储系统设计

该系统以FPGA为逻辑控制单元,充分利用模块化结构设计、乒乓无缝缓存和Twoplane页编程FLASH的存储技术,利用视频解码芯片对高速CCD相机采集的图像信息进行解码,实现了高速图像数据的采集存储,保证了数据在采集、传输和存储过程中的可靠性和实时性.通过USB2.0接口将存储的数据上传到地面计算机,利用上位机软件可以清晰看到拍摄的物体.结果表明:该系统能准确采集存储高速图像数据,具有较好的可行性和实用性.     

基于FPGA的小尺寸嵌入式高速存储系统设计

本文设计了基于FPGA和SATA SSD的小尺寸嵌入式存储系统,通过多路高速接口接收数据,采用DDR缓存、DMA仲裁传输和文件管理等技术,利用MicroBlaze软核实现系统运行和读写控制。测试结果表明,该系统体积小巧、功耗较低、使用灵活,可以实现高速数据稳定可靠存储。     

基于FPGA高速数据采集与存储系统的设计

对高速数据采集系统进行了研究,基于其采集速率的问题,提出了一种基于FPGA的高速数据采集系统。利用FPGA实现对12bit的A/D转换器ADC12D800的控制,使用其1.6Gsps双沿采样工作模式完成对400MHz以下高频信号的数据采集。通过设计数据存储方式来降低数据传输速率,使数据经USB传至PC机来实现高频信号地实时采集与存储。实验结果表明它可以实时、高效地完成数据采集,可以应用到雷达、通信、电子对抗等领域。     

基于FPGA的高速信号采集系统的信号完整性分析

以FPGA为核心构建了一个高速信号采集系统,结合该系统讨论了破坏信号完整性的原因及其解决方案,并借助器件的IBIS模型和HyperLynx软件进行了仿真分析,仿真结果说明解决方案有效可行.     

基于FPGA软核的高速数据采集系统设计

为解决不同性能指标数据采集系统开发时间较长的问题,提出了一种将FPGA软核技术应用于高速数据采集系统设计的方法.系统以Xilinx公司的FPGA为例设计软核,使用VHDL语言对软核进行模块化设计.介绍了数据采集系统的硬件电路、USB固件程序、USB驱动程序以及LabVIEw上位机的设计.该数据采集系统结构可移植性强,有利于缩短同类型系统设计研发周期.     

SoC FPGA在声波测井数据采集系统中的应用

传统的数据采集系统采用现场可编程门阵列+数字信号处理器(FPGA+DSP)架构,复杂化了硬件设计,增加了系统功耗.以SoC FPGA为核心搭建的声波测井数据采集系统,充分发挥了微处理器控制能力强和现场可编程门阵列灵活的特点,利用总线互联通信等SoC技术,简化了硬件设计,降低了电路功耗,提高了系统的可靠性.     

基于DSP和FPGA的被动声探测实时采集系统设计

为了给被动声探测技术研究提供实验验证平台,设计了一种可以进行实时数据采集和处理的系统方案.整个系统以数字信号处理器(DSP)和现场可编程门阵列(FPGA)为基本架构,由FPGA控制模数转换器(ADC)采集数据,通过USB 2.0电路将数据传送给个人计算机(PC),用于初期的离线验证;FPGA将采集到的数据通过外部存储器接口(EMIF)传递给DSP,用于实时处理.实验证明:系统实现了被动声探测中的实时数据采集、离线数据存储.数据采集与数据处理分别由不同处理器执行,提高了系统的响应速度与处理性能,能够满足探测系统的实时性要求.     

基于FPGA的USB接口数据采集系统设计

介绍了一种高速实时数据采集系统的设计.该系统以FPGA作为逻辑控制的核心,以USB2.0作为与上位机数据传输的接口,能同时支持单端16路和差分8路模拟信号输入,最大采样率为200kHz,12位的转换精度.描述了系统的主要组成和FPGA模块化设计的实现方法,并给出了其核心模块的时序仿真波形图.     

基于闪存的图像存储系统设计

针对硬盘存储图像速度慢、可靠性差的弊端,分析了以Flash作为存储介质的可行性,提出了一种基于闪存Flash的存储系统设计方案.利用并行与流水线技术相结合,有效提高了存储容量和操作速度.整个存储系统利用FPGA控制读、写、擦除以及坏块识别的逻辑时序,利用单片机管理无效块,建立有效块表.实现了对高速大容量图像数据的存储操作,满足了实际应用中高速相机的需求.     

基于FPGA的小型化线列红外探测器数据采集系统设计

介绍了一种线列红外探测器数据采集系统的设计。该系统以FPGA作为逻辑控制核心,采用高度集成的4路差分放大器和8路串行LVDS输出的高精度模数转换器进行模拟信号处理,具备差分输入的FPGA控制器完成采集数据的实时串并转换和抽取拼接,具有小型化和高性能的特点。测试结果表明,该采集系统工作稳定可靠,信噪比达到68.5 dB,可以满足大部分红外成像系统的性能和体积要求。     

基于FPGA的高速多通道数据采集系统设计

介绍一种基于FPGA的数据采集系统的设计,以CycloneⅡ系列的EP2C35F484芯片为主控单元,配合模数转换芯片ADS7825和USB传输控制芯片CY7C68013,并结合外围电路实现了采集系统。基于QuartusⅡ9.0平台,实现了对ADS7825芯片和CY7C68013芯片的控制与通信,并采用Verilog硬件描述语言,实现了系统的仿真,给出了系统核心模块的时序仿真波形图。经测试,系统实现了对多路模拟信号的采集,具有良好的稳定性、快速性。     

基于FPGA的多通道高速CMOS图像采集系统

基于图像采集系统高速、大容量的特点,提出了一种以FPGA芯片为核心处理器件的CMOS图像传感器数据采集系统的设计方案。系统将模块化结构设计、LVDS与乒乓存储等多项技术应用于设计过程中,保证了数据采集和传输的实时性。详细介绍了图像采集、数据传输、时序控制和数据解串等模块的工作原理及实现方法。实际应用证明,该系统实现了对数据量达590MPix-els/s的图像序列的数据采集、传输和存储,大大方便了后续图像处理电路的设计与实现。