BCD工艺的外延层最佳参数选择

一、引言 智能功率集成电路(SPIC)是把低压控制逻辑和功率输出集成在同一芯片上,在电路内部实现逻辑控制,自诊断和具有过医、过热、过流以及短路、开路等保护功能。对于功率器件耐压低于100伏的SPIC,通常采用PN结隔离技术,集成双极型的CMOS和DMOS的器件结构,即所谓BCD技术,在工艺上就要实现双极型、CMOS和DMOS的工艺兼容。在这个兼容工艺中,选择外延层电阻率和厚度是个最重要的问题之一。因为对于智能功率集成电路中关键的功率输出DMOS管,保证足够高的源漏击穿电压BV_(DS)和尽可能低的导通阻抗R_(OD)是     

1200V MR D-RESURF LDMOS与BCD兼容工艺研究

提出具有p埋层的1200V多区双RESURF(MR D-RESURF) LDMOS, 在单RESURF(S-RESURF)结构的n漂移区表面引入多个p掺杂区,并在源区下引入p埋层,二者的附加场调制器件原来的场,以改善其场分布;同时由于电荷补偿,提高了漂移区n型杂质的浓度,降低了导通电阻.开发1200V高压BCD(BJT,CMOS,DMOS)兼容工艺,在标准CMOS工艺的基础上增加pn结对通隔离,用于形成DMOS器件D-RESURF的p-top注入两步工序,实现了BJT,CMOS与高压DMOS器件的单片集成.应用此工艺研制出一种BCD单片集成的功率半桥驱动电路,其中LDMOS,nMOS,pMOS,npn的耐压分别为1210,43.8,-27和76V.结果表明,此兼容工艺适用于高压领域的电路设计中.     

1200V MR D-RESURF LDMOS与BCD兼容工艺研究

提出具有p埋层的1200V多区双RESURF(MR D-RESURF) LDMOS, 在单RESURF(S-RESURF)结构的n漂移区表面引入多个p掺杂区,并在源区下引入p埋层,二者的附加场调制器件原来的场,以改善其场分布;同时由于电荷补偿,提高了漂移区n型杂质的浓度,降低了导通电阻.开发1200V高压BCD(BJT,CMOS,DMOS)兼容工艺,在标准CMOS工艺的基础上增加pn结对通隔离,用于形成DMOS器件D-RESURF的p-top注入两步工序,实现了BJT,CMOS与高压DMOS器件的单片集成.应用此工艺研制出一种BCD单片集成的功率半桥驱动电路,其中LDMOS,nMOS,pMOS,npn的耐压分别为1210,43.8,-27和76V.结果表明,此兼容工艺适用于高压领域的电路设计中.     

30安30伏马达控制驱动器

本文介绍了汽车风档刮水器马达用的功率DMOS半桥(R_(on)=40mΩ,工作电压30伏,峰值电流30安)。双速(直流和20kHz脉宽调制输出)、马达制动全保护和故障检测功能,以及定时时序(达200ms)均由一块IC完成,该IC采用双极型、CMOS和DMOS晶体管集成工艺,将上拉功率管和信号电路集于一体。下拉功率管作为分立器件,安装在组件中的隔离片上。     

一种Bi—CMOS兼容集成技术的研究

把双极型晶体管和CMOS器件制作在同一芯片上的Bi—CMOS技术越来越引人注目.本文介绍了一种Bi-CMOS兼容集成技术的器件结构设计、工艺制作和实验结果.该技术已用于一种多功能程控集成闪光电路.     

一种新型的用浮空场限环实现的可集成在SPIC中的高压电压探测器*

提出一种可以集成在SPIC(智能功率集成电路)内部的高压电压探测器的方法,其理论是基于基本的结终端技术中的浮空场限环系统,把场限环系统作为表面电压分压器.在通常的场限环外侧再增加两个环,对外侧环电压再一次分压,并把最外侧环设计成高压电压探测器.这样当主结电压上升到一个高压时,最外侧的环可以只有几伏到十几伏的变化,这样环(探测器)上的信号既可以表征主结高电压,又可以由低压逻辑电路处理.以一个400V的结构为例,分析并模拟了这个结构.结果证明可以有效探测SPIC的高压并可以集成在SPIC中.同时,该结构可以与CMOS和BCD工艺兼容,且工艺上也不会增加步骤.     

一种CMOS、双极、低/高压接口集成兼容工艺

一、引言 随着大规模集成电路的飞速发展,对于在一个芯片上同时集成多种功能的兼容技术愈来愈感兴趣。能将具有低的功耗,高的抗干扰能力的CMOS和具有高跨导、低1/f噪声的双极晶体管及低/高压MOS接口电路灵活地集成在一起,可以使系统单片集成提供一种新的可能。我们的实验中选用N阱等平面硅栅CMOS工艺为基础的一种CMOS、双极、低/高压接口集成兼容工艺。     

ROS高精度Cr-Si薄膜电阻网络及其应用

硅上高精度薄膜电阻(ROS)不仅是一种新型的混合集成电路电阻元件,而且,由于其工艺能与双极型和CMOS工艺相兼容,因而也是单片集成电路中高精度电阻网络制作的理想技术.本文介绍了ROS工艺及其在12位硅栅CMOS D/A转换器中的应用.     

智能型MOS开关电源功率集成电路

智能化功率集成电路是当令国际上正在迅速发展的一个微电子技术和电力电子技术相结合的重要技术领域,由于微电子技术和功率MOS器件的迅速发展为智能型功率集成电路提供了可能性.集成电路的电隔离技术允许在同一芯片上集成功率DMOS和低压控制的双极型     

复合功率晶体管——新颖音放功率管

一、概述目前,半导体功率器件基本上分为两部分:一为双极型功率晶体管,它的历史长,工艺成熟,应用时间长,占领了功率器件的大部分市场;另一部分为MOS功率晶体管,主要由VMOS、DMOS等组成,它是在大规模,超大规模工艺成熟之后逐步发展起来的.MOS功率晶体管输入阻抗高,且没有双极型晶体管的电荷存     

高速双极型晶体管和高速CMOSFET的兼容技术

第一阶段用3微米的设计规则开发了高速双极型晶体管和高速CMOSFET的兼容技术。采用具有N~+型掩埋层的外延片。用N阱硅栅CMOSFET兼容多晶硅掺杂发射极源（DOPOS）结构的双极型晶体管来实现工艺的兼容。用越来越简化工艺作为批量生产控制性的某种器件工艺。 双极型晶体管的截止频率f_T=2～4GH2。CMOS倒相器的传输延迟时间C_（pd）=1·2ns等所得到各种的特性是兼容技术的重要目标,完全能够达到分立器件的性能。考虑开发缩小到2微米规则的技术将作为将来第二阶段的发展方向。     

Bi-CMOS双极型晶体管的研制

本文论述了在常规CMOS工艺下制作Bi-CMOS双极型晶体管的设计方法及制造工艺.首先通过对Bi-CMOS双极型晶体管版图结构的分析,探讨了工作机理,阐明了采用标准CMOS工艺制作高性能Bi-CMOS双极型晶体管的设计方法.然后,建立了分析计算晶体管直流特性的数学模型,并分析计算了工艺参数、器件结构对器件性能的影响,给出了CMOS工艺全兼容的Bi-CMOS双极型npn晶体管的最佳设计方案.采用常规p阱CMOS工艺进行了投片试制.测试结果表明,器件性能达到了设计指标;器件的电流增益在200以上,与理论计算完全一致.     

双极/MOS功率复合器件的进展

在功率半导体器件中,比较成熟,应用较广泛的主要是功率仅极晶体管、晶闸管和功率MOSFET.无论在电力控制、还是功率放大应用中,各自均具有其特色和局限性.随着VLSI工艺的发展,微细加工技术的成熟,特别是近年来在技术发展的基础上,人们设计思想的解”放,产生了双极/MOS复合为一体,取其所长,补其之短,在结构上集成,在工艺上兼容的新型复合器件.这些复合器件,较之分立的功率MOSFET功率双极器件,在性能上大有突破;促进了功率半导体器件向更广的应用领域渗透.本文在粗略分析功率MOSFET,功率双极晶体管、晶闸管现状的基础上,讨论和介绍了几种新型的双极/MOS功率复合器件,并估计了这方面的发展.     

用于PDP扫描驱动的双高压p-LDMOS及其兼容工艺

报道了基于硅外延BCD工艺的高栅源、高漏源电压的功率pMOS的设计.采用1μm厚的场氧化层作为栅氧介质及RESURF原理优化的漏极漂移区,器件面积为80μm×80μm,工艺上简化为18次光刻,兼容标准CMOS、双极管和高压VDMOS.测试管耐压超过200V,集成于64路170V PDP扫描驱动芯片,通过了上机测试.     

用于PDP扫描驱动的双高压p-LDMOS及其兼容工艺

报道了基于硅外延BCD工艺的高栅源、高漏源电压的功率pMOS的设计.采用1μm厚的场氧化层作为栅氧介质及RESURF原理优化的漏极漂移区,器件面积为80μm×80μm,工艺上简化为18次光刻,兼容标准CMOS、双极管和高压VDMOS. 测试管耐压超过200V,集成于64路170V PDP扫描驱动芯片,通过了上机测试.     

用于PDP扫描驱动芯片的低成本VDMOS及其兼容工艺

给出了采用硅外延BCD工艺路线制造的低成本的VDMOS设计,纵向上有效利用17μm厚度的外延层,横向上得到的VDMOS元胞面积为324μm2,工艺上简化为18次光刻,兼容了标准CMOS、双极管和高压p-LDMOS等器件.VDMOS测试管的耐压超过200V,集成于64路170 PDP扫描驱动芯片功率输出部分,通过了LG-model42v6的PDP上联机验证.     

Bi-CMOS集成技术的研究

最近几年迅速发展的Bi-CMOS技术综合了双极器件和CMOS器件的优点,将双极型晶体管和CMOS器件制作在同一芯片上,因而引起人们的极大关注,认为Bi-CMOS是同时实现高速度、强驱动、高集成及低功耗大规模集成电路最合适的技术,用它来实现高性能专用集成电路系统是一项重要的技术发展方向。     

一种新型的用浮空场限环实现的可集成在SPIC中的高压电压探测器

提出一种可以集成在 SPIC(智能功率集成电路 )内部的高压电压探测器的方法 ,其理论是基于基本的结终端技术中的浮空场限环系统 ,把场限环系统作为表面电压分压器 .在通常的场限环外侧再增加两个环 ,对外侧环电压再一次分压 ,并把最外侧环设计成高压电压探测器 .这样当主结电压上升到一个高压时 ,最外侧的环可以只有几伏到十几伏的变化 ,这样环 (探测器 )上的信号既可以表征主结高电压 ,又可以由低压逻辑电路处理 .以一个 40 0 V的结构为例 ,分析并模拟了这个结构 .结果证明可以有效探测 SPIC的高压并可以集成在 SPIC中 .同时 ,该结构可以与 CMOS和 BCD     

用于PDP扫描驱动芯片的低成本VDMOS及其兼容工艺

给出了采用硅外延BCD工艺路线制造的低成本的VDMOS设计,纵向上有效利用17μm厚度的外延层,横向上得到的VDMOS元胞面积为324μm2,工艺上简化为18次光刻,兼容了标准CMOS、双极管和高压p-LDMOS等器件.VDMOS测试管的耐压超过200V,集成于64路170 PDP扫描驱动芯片功率输出部分,通过了LG-model42v6的PDP上联机验证.     

LDMOS功率场效应晶体管的设计与研制

LDMOS器件是目前高压集成(HVIC)及功率集成的重要器件。本文提出了该器件的设计及研制结果。采用标准的DMOS工艺已研制成功耐压180V最大输出电流400mA、V_G=4V时跨导为50mV、最小导通电阻50Ω的器件。阈电压通过离子注入剂量调节在1～4V范围。某些参数达到了国外同类器件的水平。所研制的器件与同材料的VDMOS相比,作为双极型模拟电路兼容的高/低压MOS器件,它具有更好的性能。作者希望通过对该器件的研究,进一步推动国内高压集成的发展。