基于GPS时钟同步的计时脉冲信号发生器设计

为实现分布式测量的高精度时统,将广泛应用的GPS技术应用于时间同步上,提出了一种利用GPS秒脉冲时钟的信号发生器设计方案.该方案采用U-BLOX公司的RCB-4H GPS模块轴出秒脉冲信号作为同步信号,ALTERA公司的MAXⅡ系列CPLD芯片作为核心控制器实现计时脉冲产生和申口通信功能,通过软、硬件设计,开发出了基于授时型GPS模块的计时脉冲信号发生器系统.试验数据表明:系统运行稳定可靠,脉冲精度高,为无线电信标的高精度定位提供了侧试手段和基础.     

一种基于GPS的时间同步装置

介绍了一种基于ＧＰＳ的时间同步装置的硬件结构,论述了这种装置的工作原理,同时也介绍了它的实际应用。     

全网同步监测装置GPS接口模块的改进设计与实现

在电力系统全网同步监测装置GPS接口模块设计中,要注意双口RAM相关程序设计以保证接口板与计算机总线数据交换的可靠性及利用接口板内部晶振构成守时钟以削弱对单个PPS秒脉冲的依赖性。就此给出了有实际应用价值的具体实现方案。     

基于推后补偿的时钟同步算法研究

时钟同步精度是网络时间同步的重要指标。目前网络节点的增多及涉及行业领域的扩大,给时钟同步精度提出了更高的要求,因此需要研究新的时钟同步算法提高时钟同步精度。本文以网络时钟同步的单向比较法为研究对象,针对其在时钟同步精度上的不足,提出了一种新的时钟同步算法,并给出了此算法在PPS信号同步中的应用,实验结果表明所提出的时钟同步算法提高了PPS信号的传递精度。该算法简单明了,易于工程实现。     

基于FPGA的高精度同步时钟系统设计

介绍了精密时钟同步协议（PTP）的原理。本文精简了该协议,设计并实现了一种低成本、高精度的时钟同步系统方案。该方案中,本地时钟单元、时钟协议模块、发送缓冲、接收缓冲以及系统打时标等功能都在FPGA中实现。经过测试,该方案能够实现ns级同步精度。该方案成本低,并且易于扩展,非常适合局域网络时钟同步的应用领域。     

基于GPS技术的分布式授时同步时钟

本文介绍了一种应用在铁路交通方面的基于全球卫星定位技术(GPS)的高精度分布式授时同步时钟,该时钟可以通过RS485串行通信端口以广播的方式发送当前的精确GPS时间到各个时钟发布点。文中详细介绍了此同步时钟系统的系统结构。     

基于FPGA的同步时钟报文检测电路的设计

时钟同步技术是解决基于网络的分布式测控系统完成同步测控任务的关键技术,IEEE-1588协议是一种应用于分布式测量和控制系统中的精准时钟同步协议.提出了一种基于IEEE-1588协议在以太网物理层和MAC层之间的介质无关接口(MII/RMII)处检测同步报文的策略和实现精确时间标记方案[1],在此硬件支持方案和方法的基础之上,充分利用FPGA宏模块资源采用较为简便实用的方法设计实现了同步报文检测电路,该部分电路的设计是采用硬件时间标记方案实现IEEE1588高精度时钟同步的基础.在QuartsII 7.2平台下对设计电路进行优化综合和时序仿真,通过在线实时检测验证了电路设计的正确性.初步验证结果表明设计达到课题要求,应用性能良好.     

FPGA的时钟频率同步设计

引言网络化运动控制是未来运动控制的发展趋势,随着高速加工技术的发展,对网络节点间的时间同步精度提出了更高的要求。如造纸机械,运行速度为1500～1800m/min,同步运行的电机之间1μs的时间同步误差将造成30μm的运动误差。高速加工中心中加工速度为120m/min时,伺服电机之间1μs的时间同步误差,将造成2μm的加工误差,影响了加工精度的提高。     

一种分布式系统的时钟同步装置设计

本文设计了一种简易、经济的无线同步装置.该装置包含电源电路、电源管理模块、稳压模块、同步电路模块及同步信号输出模块,可以使具备引脚中断输入及相应中断服务程序的无线设备间实现时间戳同步.此无线同步装置具有同步时间精确、方案简单、操作过程方便等特点,一定程度上解决了无线设备同步方案复杂、实现过程昂贵的问题.     

网络时钟同步系统的设计

介绍了物理时钟的数学模型及其震荡规律,提出相应的时钟同步模型,并对领导时钟的选择算法、同步过程、时间数据报选择以及时钟校正机制进行了详细的分析和设计.最后,通过试验数据证明,本文所设计的网络时钟同步系统具有可行性.     

基于GPS的同步时钟的研制及其应用

介绍了基于GPS的时钟同步PC卡的设计与应用．基于GPS技术，利用80C320高性能单片机、PC机PCI总线、PC机BIOS时钟中断和程序常驻内存技术，成功解决了在不影响原系统的正常运行的的情况下，利用GPS时间来同步不同系统时钟这一技术难题.详细介绍了GPS同步时钟PC卡的硬件电路设计和软件编程方法．最后介绍了该GPSPC卡在湖北某热电厂不同控制系统之间时钟同步方面的应用．     

基于FPGA与GPSP的时统设备研发

在系统设计中,高度集成的现场可编程门阵列可以通过编写软件的方法来实现硬件功能,具有电路简单、应用方便等优点。本文介绍了ALTERA公司的ACEX1K系列芯片,及其在基于GPS的时统设备中的应用。利用其ClockLock和ClockBoost电路保证了时钟脉冲延迟和相位差的减小、时钟倍频的实现。     

基于FPGA的多时钟片上网络设计

随着技术的发展和进步,基于FPGA的片上网络研究成为相关领域研究热点.大多数基于FPGA的片上网络设计都是在单一时钟下进行,整个网络的性能将会因统一时钟的限制而降低.介绍基于Xilinx公司的Virtex-4平台下的一个多时钟片上网络的设计,以及比较片上网络在单一时钟和多时钟下的性能.     

基于FPGA的多功能数字钟设计

本文介绍了利用EDA技术自顸向下的设计方法,提出了一个多功能数字钟的设计方案,采用Veilog HDL语言设计了数字钟系统的各个模块,在QuarnlsⅡ开发平台下进行了编译、仿真、下载,实现了基本计时显示和设置、调整时间、闹钟和秒表功能。     

基于FPGA的低成本GPS信号模拟器设计

本文介绍了一种低成本的GPS信号模拟器的设计;根据GPS信号的数学模型,设计了采用FPGA实现所有基带处理功能的方案。利用码发生器产生GPS各卫星的伪随机码,采用数字延迟滤波器实现信号的延迟处理,采用多级采样率转化器和滤波器串联的方法提高延迟精度,生成的多星基带信号在数字域进行叠加,再通过正交射频调制得到L1频点的GPS信号;该GPS信号模拟器结构简单,成本低,生成的GPS信号精度高,可以满足部分GPS接收机的测试需求。     

基于FPGA的GPS同步授时与守时方案设计与实现

针对电力系统异地实时同步测量中时间同步的问题,设计并实现了一种基于FPGA的电力系统GPS同步授时与守时方案.运用了平均值减小误差的思想,给出了方案的总体硬件设计以及芯片选型,重点介绍了FPGA内部功能模块设计,主要包括初值计算模块、平均值计算模块、平均值记录模块和PPS(秒脉冲)生成模块等,使用VHDL对各模块进行软件设计并提供了设计思路.通过硬件实验验证,无论卫星是否失锁,都能保证GPS长时间的高精度授时.     

基于ATmega128的GPS时钟设计与实现

介绍了采用GPSOEM接收板的精确授时功能来实现精密时钟系统的设计思路和方法，给出基本的硬件电路和软件流程并基于ATmega128单片机上实现GPS时钟的提取并在LCD上显示。     

基于IRIG-A码输出的超小型GPS时钟设计

IRIG码是一种通用的国际标准传输码,广泛应用于时统设备之间的时间通信。本时钟设计采用微控制器,依据GPS时钟信号对本地晶振进行频率测量,根据测量结果实时调整时间单元的匹配计数值和控制IRIG时间码的输出;同时微控制器内部建立一张实时的温度频率表,以供在GPS失步的情况下使用。该系统具有体积小、自适应处理能力强的特点。     

一种GPS定位替代系统的FPGA实现

本文在分析目前使用的GPS定位系统的基础上,探讨了一种替代系统,系统通过接收不同城市广播电台的发出的报时信号,算出这些地方距离定位设备所在地的距离,进而确定本地的确切地理位置,设计了系统的FPGA实现.     

CDMA扩频通信同步系统的FPGA设计与实现

介绍了一种CDMA扩频通信同步系统,并用Gold码作为扩频序列,利用其良好的相关性进行扩频和解扩,采用滑动相关法使发送端的Gold码和接收端的Gold码达到初始同步,并给出了该系统的FPGA器件实现方法,最后用QuartusⅡ4.1开发软件进行了仿真验证。结果表明,该系统实现方法简单,硬件实现复杂度低,大大节省了FPGA内部资源。