基于FPGA的等精度数字频率计的设计

本设计根据等精度的多周期同频测频原理，采用Altera公司的FLEX10K10系列现场可编程门阵列（FPGA）和AT89S51型单片机进行硬件电路的设计。各项实测表明，这种多周期同步测频法是正确，合理和可靠的。     

基于FPGA数字等精度频率计的设计

等精度频率计是在数字逻辑电路中的典型应用,它也是现代微电子领域中不可缺少的测量仪器。本设计就是根据等精度的测频基本原理,提出的整体设计方案。以FPGA芯片为核心电路,采用VHDL语言编写子电路程序组建出顶层原理图,通过运用QuartusⅡ软件,进行编译仿真,最后下载到实验电路板。依照实际中频率计的使用情况,设计了八位数码管显示的等精度频率计,能够提高频率测量的精准度,减少测量误差。     

基于FPGA与单片机的等精度频率计的设计

根据等精度测量原理,设计了一种基于FPGA和单片机的等精度频率计。系统主要包括信号预处理电路、单片机控制电路、FPGA测频电路和显示电路等。被测频率信号和标准频率信号经过整形放大处理后输入FPGA．单片机控制FPGA对两路信号进行计数并读取测频数据,单片机将读取的测频数据经过运算处理后显示。测试结果表明,该频率计实现了整个频率测量范围内的测量精度相等,测量精度高,稳定性好。     

基于FPGA的全自动等精度频率计设计

本文主要论述了利用可编程逻辑器件FPGA进行测频计数和实施控制实现频率计的设计过程。该频率计利用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的变化而变化的缺点。     

基于FPGA的数字频率计的设计和实现

现场可编程门阵列的出现给现代电子设计带来了极大的方便和灵活性，使复杂的数字电子系统设计变为芯片级设计，同时还可以很方便地对设计进行在线修改。本文以设计一个四位显示的十进制数字频率计为例，介绍了在一片FPGA芯片上实现多住数字频率计的设计方法和实现步骤，并且给出了仿真结果。在设计中，所有频段均采用直接测频法对信号频率进行测量，克服了逼近式换挡速度慢的缺点。所设计的电路通过硬件仿真，下载到目标器件上运行，能够满足实际测量频率的要求。     

基于FPGA的数字存储示波器设计

提出一个经过优化的数据采集方法,辅以FPGA(Field-Programmable Gate Array)主控制器和必备的外围电路完成了基于FPGA的数字存储示波器的设计.系统最大限度地利用了FPGA的高速数字信号处理能力以及众多硬核和软核内嵌的特性,降低了成本和开发难度.将数字存储示波器及信号源的基本原理和经过优化的数据采集方法相结合,分别在模拟信号预处理、数据多方位存储、触发方式、等精度测频等环节进行创新性优化,经测试,系统性能良好,各项指标均能较好满足要求,为新型简易数字存储示波器的发展提出了新思路.     

基于FPGA的等精度频率计的设计与实现

利用等精度测量原理，通过FPGA运用VHDL编程设计一个数字式频率计，精度范围在DC～100MHz，给出实现代码和仿真波形。设计具有较高的实用性和可靠性。     

基于FPGA的等精度数字频率计设计

为了克服传统频率测量法不能满足等精度要求的缺点,提出一种基于FPGA的高速等精度频率测量系统的设计方案。测试结果表明:该系统可以实现1Hz～100MHz频率范围内的频率测量,测量误差小于2×10-8,并且在整个频率范围内测量精度一致,达到等精度测量要求。     

基于Verilog语言的等精度频率计设计

介绍了等精度测量频率的原理,利用Verilog硬件描述语言设计实现了频率计内部功能模块,对传统的等精度测量方法进行了改进,增加了测量脉冲宽度的功能;采用AT89S51单片机进行数据运算处理,利用液晶显示器对测量的频率、周期、占空比进行实时显示,可读性好.充分发挥FPGA(现场可编程门阵列)的高速数据采集能力和单片机的高效计算与控制能力,使两者有机地结合起来.在QuartusⅡ6.0 EDA(电子设计自动化)开发平台上进行仿真、测试,并最终下载到FPGA芯片内部.系统测量精度高,实时性好,具有很好的应用前景.     

基于FPGA中8051核等精度频率计的设计

论文设计的等精度数字频率计,是以FPGA为核心,用IP核仿真单片机,大大缩减了设备复杂程度和成本,具有高度的灵活性,同时达到了较高的测量精度和测量速度。     

基于AT89C51的等精度宽范围频率计的设计

文章讨论了用AT89C51单片机来设计等精度宽范围频率计的方法。其中探讨了用外部扩展的硬件计数器而非单纯靠AT89C51内部定时器来产生定时信号的原因以及基准信号与待测信号的同步问题。     

一种基于等精度测频原理的频率计

本文介绍了等精度测频原理及误差分析,提出了一种基于等精度测频原理的频率计的实现方案.最后给出了等精度频率计VHDL程序仿真图.     

基于FPGA的数字频率计设计

减少数字频率计的测量误差,提高测量精度是频率计设计的热点问题。文章中数字频率计采用了多周期同步测频法,从而保证了闸门信号与被测信号同步。克服了基于传统测频原理的频率计的测量精度随被测信号频率变化而变化的缺点,并消除对被测信号±1的测量误差,实现频率范围内的等精度测频方案。系统采用VHDL语言实现设计,有效提高了设计效率和系统的可靠性。     

CPLD在数字频率计设计中的应用

文章论述了基于单片机和CPLD的等精度数字频率计的设计方法,等精度的测量方法具有较高的测量精度和整个频率区域保持恒定测试精度的特点。该频率计利用单片机完成整个测量电路的数据处理、测试控制和显示输出,利用CPLD来实现频率、周期、脉宽和占空比的测量计数。本频率计包括硬件电路和软件编程两部分,硬件电路主要包括电源模块、输入信号整形模块、键控制模块、显示模块、单片机和CPLD模块。CPLD采用vHDL硬件描述语言,单片机采用C语言编程。     

基于FPGA的等精度频率计设计

在对三种测频方法进行比较的基础上,介绍了基于FPGA的等精度测频原理.给出了采用串行BCD码除法并通过FPGA来设计等精度频率计的具体方法.该频率计可以兼顾频率计对速度、资源和测频精度等诸方面的需求.     

利用单片机与CPLD设计的等精度频率计

将CPLD的高速数据采集能力与单片机的灵活运算、高效控制能力结合起来,发挥各自的专长,可制成一种计数频率达100MHz的低成本智能数字频率计。显示部分使用16×2字符型液晶显示器,可对测量的频率、周期进行实时显示（如有必要还可显示占空比）。     

一种宽输入范围高精度频率计的设计

数字频率计设计一般都是采用分立数字器件和集成模拟芯片来实现,其精度不太高,而且输入信号范围常常受到限制.一种采用可编程数字逻辑器件CPLD,将数字器件进行集成化,并配备高稳定度时钟,对输入模拟信号采用多路程控精密放大整形的技术,利用等精度测频法,实现了对频率的高精度测量.使得频率测量范围达到数十兆,精度超过10-7,输入信号最小到10 mV.     

基于FPGA的多功能频率计的设计

基于Altera公司FPGA芯片EP2C8Q208,嵌入MC8051 IP Core,用C语言对MC8051 IP Core进行编程,以其作为控制核心,实现系统控制。在FPGA芯片中,利用Verilog HDL语言进行编程,设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分,实现了频率的自动测量,测量范围为0.1Hz~50MHz,测量误差0.01%。并实现测频率、周期、占空比等功能。     

基于FPGA和MCU的函数波形发生器设计

本文结合直接数字频率合成和现场可编程门阵列器件这两项技术,并利用单片机控制灵活的特点,开发了一种新的函数波形发生器。本文利用FPGA实现DSS模块,用AT89C51来实现系统控制,用高速DA,滤波器和幅值控制电路组成的外围电路部分,并提出了一种准确、程序简单可靠、运行速度快频率控制字计算方法。通过实验说明,本设计达到了预定的要求,并证明了采用软硬件结合,利用DDS技术实现函数波形发生器的方法是可行的。     

一种基于FPGA 的等精度测频原理的计数器

本文介绍了等精度测频原理,并对其进行了误差分析。同时提出了一种基于FPGA 的等精度测频原理的频率计的实现方案。等精度测频可以实现对大动态范围频率信号的高精度测量。