二值触发器和三值触发器的关系

本文研究二值触发器和二值触发器的关系。当三值信号中有一值不会出现时，各型三值触发器在功能上将转化为相应类型的二值触发器，立即转化为相同结构的二值触发器，另一些三值触发器结构稍加变换也转化为常用结构的二值触发器，便于用统一的方法研究三值时序电路，以及二值与三值混合的时序电路。     

任意值数触发器电路设计及其应用

本文在运用ＤＹＬ集成线性“与或”门构成多值反相器的基础上，设计出可存储任意逻辑状态值的ＲＳ触发器，Ｄ触发器和ＪＫ触发器，这类任意值数触发器可作为多值逻辑器件，用于多值时序电路设计。     

基于单边沿触发器的双边沿时序电路设计

从同步时序电路的逻辑功能入手,介绍了基于单边沿触发器的双边沿同步时序电路设计方法,并引出脉冲倍频器,最后给出了基于单边沿触发器设计双边沿时序电路的方法。     

基于连续逻辑的多值同步时序电路模块设计

本文对多值时序逻辑电路提出了一种新的设计思想:以连续逻辑中不同的逻辑电平来表示时序机状态集中的不同状态及其他参数集中的不同元素;以电容及其旁路MOS管代替触发器实现信号的暂存和抹除.由于取消了传统的以一个二进制码代表一种状态的方法,使设计过程大大简化,可以使用多值时序电路的通用模块.实现不同的时序函数只需改变模块中某几个接点,所以设计、制造和使用都很方便.     

触发器及其在数据完整性中的应用

本文介绍了数据完整性的概念，触发器的概念及其在数据完整性中的应用，并以Ｉｎｆｏｒｍｉｘ数据库为例讲述了使用触发顺的方法。     

多变量三值时序电路综合

本文提出多变量三值时序电路综合基本方法，首先从转移条件推出电路方程，使功能复杂的多变量三值时序电路易于实现，接着本文研究电路状态分配原则和指数运算定理，最后扩展三值非完全描述的概念，用以表达任意型触发器的激盛函数。     

触发器在管理信息系统中的应用

本文对触发器的概念和功能作了详细的介绍,并针对ＯＲＡＣＬＥ数据库,举例说明如何在信息管理系统中应用触发器。     

SQL触发器在数据库设计中的应用

通过对SQL触发器应用实例的介绍,讨论了SQL触发器在数据库设计过程中的应用思路。     

触发器在PowerBuilder中的应用

在数据库中应用触发器,可以使数据库的设计变得简洁和高效,并且触发器的设计与前台无关,免除了前台相关的数据操作设计.文中结合系统开发,通过一个例子具体说明了在PowerBuilder中如何用触发器来记载历史记录.     

SQL Server触发器在数据库设计中的应用

以SQL Server 2000为例,简单介绍了教据库数据表的设计使用,并以此深入探讨触发嚣在SQL Server中的广泛应用和使用技巧.     

多阈值神经元电路设计及在多值逻辑中的应用

分析了多阈值神经元工作原理,并提出设计多阈值神经元电路的方法．首先,用两个MOS晶体管组成电压型突触电路,然后又提出一种基于BiCMOS工艺的判别转换开关电路,这种电路以压控电流作为阈值信号,并实现电压到电流的转换．在此基础上,结合限幅电压开关理论提出多阈值神经元阈值判别函数电路的开关级设计方法．最后,从开关级设计了实现三值逻辑中文字、与、或三种基本运算的多阈值神经元电路,用这三种基本运算的多阈值神经元电路可实现任意三值函数的多阈值神经网络．文章还对设计出的电路用PSPICE进行模拟,测量相关参数．模拟结果表明,该文设计的电路不仅实现了正确的逻辑功能,而且速度较快。     

维阻型触发器去抖电路的优越性能及应用

对维持阻塞型触发器去抖电路的优越性能进行了探讨,对于某些缺少硬件去抖电路的EDA设备,用插入软件的方法有效地解决手动触发开关抖动的干扰。相对于RS与非门触发器为主的电路而言,维持阻塞型D触发器去抖电路具有速度快、可扩充性好等优点。所提出的方法已经得到实践验证。     

论域理论在超大规模集成电路逻辑设计上的运用

认为传统的二值布尔不利于大规模集成电路的设计,尤其是在逻辑门电路上.为此引入了三值逻辑.此三值逻辑是基于集成电路的物理性质,且碰巧等同于Kleene的三值逻辑.鉴于Kleene三值逻辑的不完备性,文章将论域理论以及普通不动点算子运用于此,使三值逻辑获得此逻辑系统的单调完备性定理.文章认为这个结果有利于集成电路设计的可靠性,具有广阔的应用前景.     

推广的多值指数双向联想记忆模型及其应用

推广了Wang的多值指数双向联想记忆(multi-valued exponential bi-directional associative memory,简称MV-eBAM)模型,使其成为所提出的推广的多值指数双向联想记忆 (extended MV-eBAM,简称EMV-eBAM) 模型的一个特例.EMV-eBAM具有比前者更高的存储容量和纠错性能,因此利用这种性能,设计了一种基于联想记忆的新型图像压缩算法.该算法在无噪声情况下具有与矢量量化(vector quantization,简称VQ)算法相近的性能,而在双重(信道和图像)噪声环境下则具有显著的抑制效果.对比实验结果显示,在添加5%椒盐噪声下,该算法几乎能完全排除噪声干扰,而VQ则反而放大了噪声.该算法的另一个优点是,当在差错信道中传送时,可以获得比采用循环纠错码更强的纠错性能.因而,该算法具有较强的鲁棒性.     

一种用于实现任意基数值时序逻辑的阈值存储电路

本文基于多值时序电路的次态方程和输出方程最小项展开式,提出了一种具有任意值输入、双轨二值输出的阈值存储电路设计方案,它和多值与或门配合,运用Disjoint代数能够设计出任意基数值时序电路.文中通过三值九进制计数器的设计,阐明了任意基数值时序电路的设计方法.     

Interval Arithmetic and Its Application to Electrical Circuits

Interval arithmetic is an elegant tool for practical work with inequalities, approximate numbers, error bounds, and more generally with certain convex and bounded sets. In this section we give a number of simple examples showing where intervals and ranges of functions over intervals arise naturally. Interval mathematics is a generalization in which interval numbers replace real numbers, interval arithmetic replaces real arithmetic, and interval analysis replaces real analysis. Interval is limited by two bounds： lower bound and upper bound. The present paper introduces some of the basic notions and techniques from interval analysis needed in the sequel for presenting various uses of interval analysis in electric circuit theory and its applications. In this article we address the representation of uncertain and imprecise information, the interval arithmetic and its application to electrical circuits.     

Issues in the Analysis of Proof-Search Strategies in Sequential Presentations of Logics

Many proof search strategies can be expressed as restrictions on the order of application of the rules of the sequent calculus. Properties of these strategies are then shown by permutation arguments, such as showing that a given strategy is complete by transforming an arbitrary proof into one which obeys the strategy. Such analyses involve some very tedious manipulations of proofs, and are potentially overwhelming for humans. In this paper we investigate the development of systematic techniques for the analysis of sequent calculi. We show how a particular specification of inference rules leads to a detailed analysis of permutation properties for these rules, and we also investigate how to detect redundancies in proofs resulting from these rules.     

逻辑分析系统在数字电路测试中的应用

通过对逻辑分析系统基本原理的介绍，阐述了逻辑分析系统测试数字电路的主要方法和技巧。     

The efficiency of neuron-MOS transistors in threshold logic

 Using MOS-transistors with floating gate (Neuron MOS or νMOS) for building threshold logic is discussed. Two ways of νMOS threshold logic implimention – static and clocked – are under consideration. Methodology of νMOS circuit design is given. Majority voting gate (MVG) is used as an example of threshold gate with worst conditions for getting a large number of inputs. The possibility of implementing a MVG with a certain number of inputs is the possibility of building a threshold gate with a threshold alterable in real time (from OR to AND-function) with the sum of input weights equal to the number of MVG inputs. The maximum number of threshold gate inputs is estimated depending upon the deviations of the elements dimensions and parameters inside the chip. It is shown that it is difficult to implement a static νMOS MVG with a number of inputs more than 10. For the same conditions, the number of inputs of clocked νMOS MVG is as large as many tens. A clocked νMOS threshold gate with alterable in real-time input weights and threshold is proposed. Delay time and chip area for such a circuits are estimated.