共查询到10条相似文献,搜索用时 15 毫秒
1.
2.
提出了一种新的基于连续及非连续长度块编码的测试数据压缩方法,该方案从提高码字利用率的目的出发,利用定长的二进制码字表示连续长度块的长度信息,同时,将连续位长度不足的序列按一定的策略划为非连续块,并且不对其进行编码,故有效地避免了用长码字替换短游程序列的情况。该方案的编码规则减少了使用前、后缀形式编码的复杂性,所以其编码及解码过程简单,同时具有简单的通讯协议。对ISCAS-89标准电路Mintest集的压缩结果表明,提出的方案较FDR码和Golomb码都具有更好的压缩效率。 相似文献
3.
使用重复播种和Golomb编码的二维测试数据压缩 总被引:1,自引:0,他引:1
提出了一种用于SOC测试的二维测试数据压缩方案.先利用线性反馈移位寄存器重复播种技术,对带有无关位的测试向量进行压缩,并获得种子差分序列;然后用Golomb编码的方法对其作进一步的压缩;同时给出了Golomb码参数。的确定方法和相应的二维解压结构、实验结果表明,该方案在保证较高故障覆盖率的前提下,既能显著地减少测试序列长度、缩短测试时间,又能有效降低对测试数据带宽的要求. 相似文献
4.
《计算机辅助设计与图形学学报》2016,(9)
针对集成电路测试过程中自动测试设备需要传输大量测试数据到被测芯片,浪费了大量的测试数据传输时间,不能降低芯片测试成本的情况,提出一种整数存储无理数的测试数据编码压缩方法.首先将测试数据按游程长度划分,默认第1个游程长度为小数的个位,其他游程长度依次为小数的小数位,将测试数据转换成小数;然后提出用二分查找无理数的方法,将该小数转化成可以整数表示的无理数;最后存储无理数对应的整数表示m,l,k.该方法采取传输测试数据规律而不是测试数据本身的方法,理论上可以将整个测试集的存储转化成对单个或若干个无理数对应整数表示的存储.对部分ISCAS89标准电路中规模较大的时序电路进行实验,结果表明,在同样实验环境下,其压缩效果方面优于Golomb码、FDR码、EFDR码、MFVRCVB码等成熟的编码方法. 相似文献
5.
6.
7.
8.
SoC测试面临的挑战之一是测试数据量过大,而测试数据压缩是应对这一挑战行之有效的方法。因此,提出了一种新的双游程交替的测试数据压缩方法,该方法对测试集中0游程和1游程交替编码,并且后一游程类型可以根据前一游程类型转变得到。这样在代码字中不需要表示游程类型,减少了游程所需代码字的长度。实验结果表明,该方法能够取得比同类方法更高的压缩率,而且解压结构简单,因此能够达到降低测试成本的目标。 相似文献
9.
一种共游程码的测试数据压缩方案 总被引:1,自引:0,他引:1
提出了一种新的基于游程编码的测试数据压缩/解压缩的算法:共游程码(SRLCS)编码,它在使用较短的代码字来代替较长的游程的传统游程编码基础上,进一步充分利用了相邻游程之间的相关性,使用一位来代替与前一游程相同的整个后一游程,这样整个后一游程可以用一位来表示,达到从多位到一位的转换,进一步压缩了测试数据.由于测试数据中存在大量的无关位,对无关位适当的赋值,可以增加连续游程长度相同的概率,提出了一种针对共游程码的无关位填充算法.理论分析和实验结果证明该方案具有高数据压缩率、硬件实现简单等特点. 相似文献