逻辑电平转换器

在新一代电子产品设计中 ,TTL或5VCMOS电平已不再占据逻辑电路的统治地位。随着低电压逻辑的引入 ,系统内部常常出现输入/输出逻辑不协调的问题 ,从而提高了系统设计的复杂性。例如 ,当1.8V的数字电路与工作在3.3V的模拟电路进行通信时 ,需要首先解决两种电平的转换问题 ,本文介绍了不同逻辑电平之间的转换方法。1逻辑电平转换的必要性随着不同工作电压的数字IC的不断涌现 ,逻辑电平转换的必要性更加突出 ,电平转换方式也将随逻辑电压、数据总线的形式 (例如4线SPI、32位并行数据总线等 )以及数据传输速率的不同而改变。现在虽然许多…     

标准串行接口RS-232C、RS-423A、RS-422A的联系与区别

一、RS-232C标准 RS-232C标准是由美国电子工程学会推荐的串行通信标准,也称EIA标准。它规定了一个25芯引线的连接器,分成两个通道组。第一通道组常用作传输数据,第二通道组常用作信息控制。在实际应用中,常常仅使用第一通道组。它规定+3V～+15V之间的任意电压表示逻辑“0”电平,-3V～-15V之间的住意电压表示逻辑“1”电平。用芯片SN75150,MC1488等实现TTL电平到EIA电平的转换,用芯片SN75154、MC1489等实现EIA电平到TTL电平的转换。连接示意图如图1所示。     

TI四路双向电平转换I^2C／SMBus复接器和开关

TI公司日前推出三款全新的4位双向转换（电平转换）I^2C、SMBus多路复用器与开关PCA9544A、PCA9545A与PCA9546A。三款器件均支持2．5V、3.3V与5V总线之间的电压电平转换，这对混合电压I^2C系统来说是必不可少的。     

一种多接口电平输出频率综合器设计

针对目前不同芯片和设备之间接口电平标准不一样的问题,设计了一种多接口电平输出频率综合器。通过锁相环芯片产生1.6 GHz^3.2 GHz频段的信号,利用并行转串行芯片将锁相环产生的信号降频到FPGA能处理的频段,FPGA进行相应分频输出目标频率,最后通过电平转换电路调节信号的共差模电压实现目标电平输出。选择LVPECL、LVDS和+7 dBm 3种典型电平进行测试,测试结果表明,系统输出频率稳定,误差达到0.025%,转换电平的电压值误差最大为3.268 mV,满足系统设计要求。     

飞兆半导体逻辑转换器解决混合电压应用的兼容性难题

<正>现今许多电子设备具有多种工作电压,带来了电压兼容性问题。为了解决这类问题,飞兆半导体公司推出8位自动导向(auto direction)逻辑电平转换     

三电平变流器的压频转换式中点电位平衡控制方法研究

将三电平变流器运用于中高压游粱式抽油机,不仅可以节能降耗而且还可提高油井的采收率。然而,中点箝位式三电平变流器（NPc）的直流侧电压平衡问题直接影响变流器及其电机调速系统的可靠性。本文分析了其原因并提出压频转换式中点电位平衡控制的一种新方法,给出了利用87C196MC单片机实现的具体编程思路,通过软件仿真和实物实验证明了这种方法的正确性。     

一种A/D转换电路的设计与应用

针对A/D数据转换在地空信息系统设备之间交互通信的需求,设计了一种多通道高精度数据采集转换电路。结合FPGA技术的具体硬件设计方法和软件实现流程,通过实验数据阐明了模数混合电路中信号抗干扰处理对A/D转换性能的影响。设计具有多通道多量程数据采集转换功能,硬件电路无需电平逻辑转换控制,结构简单。仿真结果表明,转换结果稳定,数值无偏差。经过实际系统测试,性能良好,可适应多种高速数据采集转换需求。     

一种多接口电平输出频率综合器设计

针对目前不同芯片和设备之间接口电平标准不一样的问题,设计了一种多接口电平输出频率综合器,通过锁相环芯片产生1.6ＧＨｚ~ 3.2ＧＨｚ频段的信号,利用并行转串行芯片将锁相环产生的信号降频到FPGA能处理的频段,FPGA进行相应分频输出目标频率。最后通过电平转换电路调节信号的共差模电压实现目标电平输出,选择LVPECL、LVDS和+7ｄＢｍ3种典型电平进行测试,测试结果表明,系统输出频率稳定,误差达到0.025％,转换电平的电压值误差最大为3.268ｍＶ,满足系统设计要求。     

一种占空比可调的高速电平转换电路

提出一种占空比可调的高速电平转换电路,能够将频率高达1.33 GHz的低电压域信号提升至高电压域输出。在传统电平转换电路的基础上,增加了占空比调节电路,使得电路工作在不同I/O域时,通过调整接入的PMOS管数量来间接调整控制管的宽长比,进而实现占空比可调。增加了快速响应电路,引入首尾相接的反相器组,通过正反馈功能,加速实现电平转换。基于Global Foundry 14 nm CMOS工艺进行电路设计,采用SPECTRE软件进行仿真。仿真结果表明,该电路能够实现从0.9 V核心电压到2.5 V I/O电压的稳定转换,传播延时为225 ps,占空比为49.63%。当高电压域电压变换为1.8 V后,通过占空比调节电路,使占空比仍可保持在50%左右。     

LTE-A手机接口电平自适应测试电路的设计与研究

为了解决LTE-A手机不同接口电平,需要使用不同测试板的问题,提出了基于分立电子元器件实现接口电平自适应的设计方案,能够满足不同接口电平方案的LTE-A手机,可以采用同一块测试电路转换板,实现软件调试,并对测试电路硬件进行了系统的测试。     

PCM101

PCM是一项成熟的技术,在ISDN本地回路中,在交换式56kb数据业务中,以及在无数的数字PBX系统中都得到了广泛使用。它通过将线路的总线对总线的电压摆动分解为256个离散电平来用模拟信号代表8位数据字。每个数据字都通过编码器(实质上是一个专用的D/A转换器)。并由构成传统电话系统中心的紧同步8kHz主时钟进行同步控制。在每个125微秒内、线路上的电压经过解码器采样之后转换为一个数字数目,代表7或8位的数据。     

联接ECL与PECL的方法

图1中的电路是将ECL联到正向ECL(PECL)的一种方法。直到目前为止,还没有能实现这一目的的专用电平移动ICs。因为图1所示电路是交流耦合,所以不能用于中断数据。如果输入不声不响或者被提高或降低,该装置的差动输入就浮动,有可能会产生自激振荡。图2a所示是另一种选择实现ECL对PECL电平转换的交流耦合:这种方式有一个ECL MNC10116或一个MC10H116线路接收器,把+5伏电压加到它的V_(CC)引脚和一个-5.2伏电压加到它的V_(EE)引脚。虽然这些器件并不是这种电压的专用器件,但测试表明,这些器件在上述电压情况下工作时,是可靠的。     

NPC三电平逆变器中点电位观测器设计及控制

针对中点嵌位型（Neutral Point Clamp,NPC）三电平逆变器的中点电压波动会引起输出电压失真的问题,设计了一种观测器对中点电压波动进行观测,并根据观测结果设计了模糊PI控制器对其进行控制。首先建立了NPC三电平逆变器的数学模型,通过对直流侧电容电压的数学模型进行分析,将逆变器的中点电位不平衡问题近似为系统存在扰动下的误差估计;其次,根据模糊逻辑规则定义了新的误差变量,设计了模糊PI控制器,对中点电位波动问题进行控制;最后通过仿真和实验结果表明：设计的观测器可有效完成对中点电位的准确观测,利用模糊PI控制器实现了对中点电压波动的有效控制。     

三电平逆变器多模式中点电压平衡策略

逆变器一直是电气领域研究的热点问题,三电平逆变器的广泛应用得到了研究人员的大量关注,其中三电平逆变器存在的中点电压不平衡的问题限制了其使用,该问题也渐渐成为近期的研究热点。本文提出了一种三电平逆变器多模式中点电压平衡策略和算法,较好地实现了中点电压平衡,通过仿真验证和实际工程应用,验证了该算法的可行性和可靠行。     

TDI-CCD相机成像电路设计

本文首先介绍了TDI-CCD的原理与结构,然后围绕IL-E2 TDI-CCD详细介绍了我们设计的TDI-CCD成像电路。时序控制器基于FPGA实现,产生CCD成像系统的控制时序和设置各种成像参数;功率驱动电路将时序发生单元产生的单一逻辑电平转换为TDI-CCD所需的各种电平,并提供给TDI-CCD容性负载瞬态电流的驱动能力;级数选择部分采用模拟开关实现;针对CCD输出的视频信号特点,设计了低噪声放大预处理电路;信号处理采用了集成相关双采样、可编程增益控制、数字化偏置控制、嵌位、A/D转换等功能于一体的CCD视频处理专用集成芯片TDA8783。本设计实现了CCD成像系统的控制和处理,得到了高质量的图像。     

低电压FPGA/CPLD在5伏系统中的应用

介绍了不同电压接口存在的问题以及不同电压的逻辑标准,对低压FPGA／CPLD与5V电平接口的4种情形进行了详细分析,并以低压MAXⅡ芯片EPM1270为例介绍低压FPGA／CPLD在5伏系统中的应用方法。     

一种应用于48V-1V系统的隔离型混合模式降压变换器

提出了一种应用于48 V-1 V系统的隔离型混合模式降压变换器,利用飞电容和变压器实现高转换比应用下的高转换效率。混合变换器结合了开关电容变换器和开关电感变换器,其中飞电容承担了部分电压降,实现了功率开关管电压应力的降低。由于开关节点处的电压摆幅较小,开关损耗随之减小;通过使用更低压的功率开关管,实现功率开关管导通损耗减小。在此基础上,隔离型混合模式降压变换器通过时序控制可以实现软开关,进而实现功率开关管开关损耗减小,使得整体效率提升。在隔离型混合模式降压变换器中,飞电容还具有隔直电容的作用,可以防止变压器偏磁。在典型应用下,即在48 V输入电压、1 V输出电压、500 kHz开关频率下,峰值效率为94.84%。     

基于FPGA 的移相时钟数字内插TDC电路设计与实现

为实现高精度航天设备时序信号的地面检测, 设计了一套基于现场可编程逻辑门阵列 (FPGA) 的专用地面 检测系统, 时间数字转换电路 (TDC) 是该系统的关键部件。该电路采用数字内插技术, 使用高频时钟直接计数进 行“粗”测保证检测系统量程, 再利用待测信号跳变沿锁存移相时钟电平状态进行“细”测提高测量精度。分析了测量误 差来源并提出了相应解决办法。实验结果表明, 该电路测量分辨率满足 0.2 ns 设计值, 重复性引起的测量不确定度小 于 0.1 ns。     

MSP430微控制器讲座（五）—系统电平转换的逻辑接口电路

TI公司的MSP430系列微控制器中大多数MCU的工作电源电压为1．8-3．6V，相对于其它半导体公公司的5V电源电压供电的微控制器来说，MSP430系列具有低电流、低功耗的优势，但在系统设计中也存在着与不同电源电压逻辑器件或数字器件的电平接口转换问题。本文着重介绍MSP430系列MCU与常用的5V逻辑器件或数字器件之间的电压转换接口电路。     

使用创新性逻辑技术降低移动设计功耗

当前的移动设计努力在高耗能（power-rich）的功能性和更长电池寿命的需求之间取得平衡。本文将探讨在混合电压供电的移动设计中，混合电压电平如何提高ICC电源电流及逻辑门如何降低功耗。