共查询到20条相似文献,搜索用时 93 毫秒
1.
分布式算法(DA)是FPGA中实现FIR滤波器的重要手段。采用基本DA算法实现较高阶数的FIR滤波器时,占用的硬件资源较高,且随着变量的位数增加,其串行运算的特点也使其运行速度不高。为此,运用并行式的分布算法,将原LUT分解为若干较小LUT,并使参加运算的各变量各位组合同时送达查找表。QUARTUSⅡ仿真结果表明,滤波效果良好,资源消耗减少,运行速度显著提高。 相似文献
2.
针对目前利用FPGA实现基于分布式算法(DA)FIR滤波器的不足,以及为了实现高速FIR滤波器,提出了一种位并行分布式算法结构的解决方案。采用位并行分布式算法和流水线式并行加法器树,在Xilinx Virtex5系列FPGA上实现了高速FIR滤波器。该滤波器工程经ISE 12.3综合、布局布线后,利用Modelsim SE 6.5和Matlab联合仿真。仿真结果表明,该设计可以提高滤波器处理速度,32阶的滤波器最高时钟频率可达到399.624 MHz。对滤波器进行进一步优化,节约了硬件资源占用。 相似文献
3.
基于FPGA高阶FIR滤波器的实现 总被引:1,自引:1,他引:0
从FIR数字滤波器的基本结构模型出发,分析了FIR滤波器的设计思路及具体实现方法,详细介绍了FIR滤波器的分布式算法(DA)结构。通过分析计算,得到普通DA结构实现高阶滤波器会消耗大量的查找表资源,这样的资源消耗甚至令硬件资源不可接受。针对普通DA的不足,提出了改进型DA结构。并利用FPGA仿真软件分别对64阶FIR带通滤波器的两种改进型DA结构进行仿真,结果表明改进型DA结构所消耗的资源大幅度降低。从而验证了改进型DA结构在降低运算资源和提高性能等方面的优越性。 相似文献
4.
目前,在基于FPGA的滤波器设计中,仍然不能同时很好地减小面积消耗和传输延时.分布式算法(DA)由于具有节省硬件资源的优势而被广泛应用于FIR滤波器设计,但在某些系统的设计中,资源消耗和传输延迟仍然不能满足要求.针对分布式算法存在的问题,设计了一种基于LUT的改进FIR滤波器,在相同的滤波要求下,面积消耗和传输延迟更低.在QUARTUS Ⅱ上分别对DA算法实现的滤波器及改进LUT结构实现的滤波器进行综合仿真,结果表明,改进LUT结构实现的滤波器节省近15%的面积,而且具有更低的延时. 相似文献
5.
6.
FIR滤波器的DA算法与改进 1 FIR滤波器结构 一个直接N阶FIR滤波器的信号流程见图1A,其转置结构见图1B. 2 FIR滤波器的DA算法实现原理 下面介绍如何用查表方式实现乘法运算. 相似文献
7.
本文对基于分布式算法的 FIR 滤波器的设计及 FPGA 实现进行了研究,提出了一种基于分布式算法的 FIR 滤波器设计方法,讨论了分布式算法的基本原理,给出了基于分布式算法的 FIR 滤波器设计及 FPGA 实现,并进行了仿真验证,结果符合设计预期。 相似文献
8.
本文将EDA技术引入"数字信号处理"课程实验教学,采用FPGA实现了一款基于分布式算法的4阶FIR滤波器;利用FPGA的ROM宏模块构建查找表,实现了分布式算法;利用QUARTUSⅡ软件完成分布式滤波器电路设计以及波形仿真。与传统的调用QUARTUS II软件中的参数化FIR宏模块实现方式相比,采用分布式算法实现FIR滤波器,不仅能大大节省FPGA资源开销,提高运算速度,而且有利于提升学生应用FPGA进行硬件设计与开发的能力。 相似文献
9.
10.
11.
12.
Lech Znamirowski Olgierd A. Palusinski Sarma B.K. Vrudhula 《Analog Integrated Circuits and Signal Processing》2004,39(1):55-73
This paper presents an investigation of dynamically reconfigurable mixed-signal circuits implementing adaptive controllers and plant simulators. Motorola Field Programmable Analog Array described in this paper are used to build adaptive controllers and plant simulators for predictive control. The reported experimental studies describe performance and programmability of the Field Programmable Analog Array necessary for application in adaptive control and simulation. The experimental structure is based on 2 parallel Field Programmable Analog Array chips, analog multiplexer and multiplexer's control logic, which is steered by a digital system such as a desktop computer or a Field Programmable Gate Array. Dynamic reconfiguration is used in this system for adaptive control or adaptive processing in general. Modeling and measurements of the transitions in the internal blocks of the two Field Programmable Analog Array chips working in parallel, and analysis of limitations resulting from hardware imperfections are presented. 相似文献
13.
Sikka Prateek Asati Abhijit R. Shekhar Chandra 《Wireless Personal Communications》2022,127(3):1869-1878
Wireless Personal Communications - This paper proposes an area, speed and power-optimized band-pass digital signal processing filter targeted for Kintex-7 Field Programmable Gate Array device. The... 相似文献
14.
用FPGA实现数字有线电视的加解扰 总被引:1,自引:0,他引:1
介绍了用FPGA(现场可编程门阵列)器件实现有线电视加解扰功能,分析了两种数字有纡电视加解扰方式的基本原理和实现过程,并对这两种加解扰方式进行了比较。 相似文献
15.
16.
This article presents a fully digital controller for a three-phase shunt active filter. The harmonic isolator and the current controller both have been implemented in only one Field Programmable Gate Array (FPGA). This article discusses the design and implementation of digital hybrid modulated hysteresis current controller and multi-variable filters for shunt active filter controlling. Simulation and experimental results based on ‘FPGA in the loop’ prototyping demonstrate the effectiveness of the proposed fully digital controller. 相似文献
17.
R. Ghayoula A. Smida A. Gharsallah D. Grenier 《International Journal of Communication Systems》2014,27(12):3706-3719
This paper presents practical design of a smart antenna system based on direction‐of‐arrival estimation and Dolph–Chebyshev beam forming. Direction‐of‐arrival estimation is based on the multiple signal classification algorithm for identifying the directions of the source signals incident on the sensor array comprising the smart antenna system. The smart antenna system design involves a hardware part, which provides real data measurements of the incident signals received by the sensor array. This paper presents the Dolph–Chebyshev method for the synthesis and design of antenna arrays with periodic element spacing. A Field‐Programmable Gate Array implementation is presented for an antenna array application employing digital beamforming. The array comprises 10 elements, equal in number receiving radio frequency and intermediate frequency components, as well as a Spartan‐3E Field‐Programmable Gate Array‐based unit, which is responsible for the control of the array. Low‐cost and switched‐beam, and fully adaptive antenna array suitable for 2‐GHz applications are proposed in this paper. Copyright © 2013 John Wiley & Sons, Ltd. 相似文献
18.
19.
提出了一种高速全数字卫星信号模拟源的平台实现方案,该方案以在线可编程门阵列(FP-GA)和高速模数转换器(DAC)为平台设计核心,采用了DAC与FPGA高速接口设计、并行编码调制设计、数字白噪声生成设计、速率分级设计、DSP接口设计等设计手段,实现了高速编码和并行调制,完成了高速DAC全数字中频信号直接合成、实时宽带信道模拟、超宽带数字高斯白噪声生成等技术的研究与工程实践。 相似文献
20.
基于函数级进化方法的乘法器设计 总被引:1,自引:0,他引:1
介绍了可进化硬件的基本思想,阐述了基于遗传算法和现场可编程门阵列的函数级进化方法及其特点。采用函数级进化的结构,用遗传算法实现了乘法器的设计;讨论了进化设计中影响进化速度和成功率的因素,通过设计恰当的染色体编码提高了进化速度和评估效率。 相似文献