Ga_(1-x)Al_xAs/GaAs异质结构二维电子气晶体管(TEGFET)

制备了耗尽型和增强型TEGFET,耗尽TEGFE单栅长1μm,其室温跨导g_m=90mS/mm;双栅栅长均为2μm。g_m=75mS/mm。双栅的结果优于本实验室相同结构与尺寸的离子注入型常规双栅MESFET与高掺杂沟道MIS结构肖特基势垒FET的实验结果。双栅耗尽型器件在77K下跨导增加到1.7倍。双栅增强型的TEGFET在室温0.6V栅偏压下,g_m=63mS/mm,在77K下增加到1.4倍。如器件中出现平行电导时,则器件性能退化,它不但使跨导降低,且随栅编压变化很大。文中讨论了这一现象。     

1μm栅HEMT DCFL门电路及环形振荡器的设计与实验研究

利用作者提出的HEMT DCFL倒相器直流传输特性及瞬态特性计算机分析的模型,设计并制成了HEMT DCFL门电路及环形振荡器.在电路设计中,重点讨论了E/D NEMT倒相器的电路性能与器件的主要参数(栅长、栅宽、阈压)间的理论关系.工艺研究中,建立了挖栅时沟道饱和电流Is′与阈压值V_(t~h)间关系的理论曲线,并改进了传统化学湿法刻蚀工艺的阈压均匀性及E,D器件电流匹配的控制精度.实验制作了栅长为1μm的增强型和耗尽型HEMT.在1×1mm范围内,阈压偏差小于50mV,E/D倒相器的传输特性为:V_(OH)≈V_(DD),V_(OL)<0.1V,高、低电平转换范围仅0.1V,噪容达0.3V左右.研制的9级、17级环形振荡器,在V_(DD)为0.5V到3.5V范围内都观察到正弦波振荡波形.     

0.15μm薄膜全耗尽MOS／SOI器件的设计和研制

利用自己开发的二维数值深亚微米SOI器件模拟软件,较为详细地分析了沟道长度小于o.2μm的 SOI器件的阈值电压特性、穿通和击穿特性、亚阈值特性以及直流稳态特性等.通过这些模拟和分析计算,给出了沟道长度为0.18、0.15和0.1μm的薄膜全耗尽 SOI／MOS器件的设计方案,并根据该设计方案成功地研制出了性能良好的沟道长度为0.15μm的凹陷沟道 SOI器件.沟道长度为0.15μm薄膜全耗尽凹陷沟道SOI器件的亚阈值斜率为87mV/dec,击穿电压为1.6V,阈值电压为0.42V,电源电压为1.5V时的驱动电流为1.85mA,泄漏电流为0.5pA/μm沟道宽度.     

横向增强型双侧栅结构GaN JFET优化设计

提出了一种新型横向双侧栅结构的GaN JFET,并通过SILVACO软件对器件的沟道宽度、沟道电子浓度和p-GaN空穴浓度进行了优化,得到了阈值电压和输出电流与器件参数之间的变化规律,通过参数优化得到了增强型GaN JFET的结构参数条件。随后对设计的横向双侧栅结构增强型GaN JFET器件进行了击穿特性研究,发现当沟道长度短至0.5μm时,会出现严重的短沟道效应;当沟道长度大于1μm后,器件击穿电压由栅极与漏极间寄生PN结反向击穿决定,与沟道长度无关;采用RESURF (Reduced surface field)终端结构可以显著提升器件击穿电压,优化后的增强型GaN JFET器件击穿电压超过1 200 V。此外,采用p型GaN缓冲层替代n型GaN缓冲层,能够有效提高器件的栅控能力。     

Ar~+激光再结晶多晶硅薄膜制备CMOS/SOI器件

在Ar~+激光再结晶多晶硅岛上制备出的CMOS/SOI器件,性能良好。N沟和P沟MOSFE7在沟道长度为4μm时,低场电子和空穴表面迁移串分别为510cm~2/V.s和142cm~2/V.s;CMOS六倒相器有好的静态和瞬态特性;CMOS九级环形振荡器P沟负载管和N沟输入管的W/L分别为112μm/6μm和52μm/6μm,其最小传输延时为2.8ns/级,最小延迟功耗乘积为2.6pJ/级。速度性能优于同尺寸的体硅CMOS器件。     

0.5μm部分耗尽SOI NMOSFET热载流子可靠性研究

对0.5μm部分耗尽SOI NMOSFET热载流子的可靠性进行了研究。在Vds=5V,Vgs=2.1V的条件下,加电1 000s后,宽长比为4/0.5的部分耗尽SOI H型栅NMOSFET的前栅阈值电压的漂移(ΔVt/Vt)和跨导的退化(Δgm/gm)分别为0.23%和2.98%。以器件最大跨导gm退化10%时所对应的时间作为器件寿命,依据幸运电子模型,0.5μm部分耗尽SOI NMOSFET寿命可达16.82年。     

45ps的超高速全耗尽CMOS/SOI环振

亚微米全耗尽SOI(FDSOI)CMOS器件和电路经过工艺投片,取得良好的结果,其中工作电压为5V时,0.8μm全耗尽CMOS/S0I101级环振的单级延迟仅为45ps;随着硅层厚度的减薄和沟道长度的缩小,电路速度得以提高,0.8μm全耗尽CMOS/SOI环振比0.8μm部分耗尽CMOS/SOI环振快30%,比1μm全耗尽CMOS/SOI环振速度提高15%.     

45ps的超高速全耗尽CMOS/SOI环振

亚微米全耗尽 SOI( FDSOI) CMOS器件和电路经过工艺投片 ,取得良好的结果 ,其中工作电压为 5V时 ,0 .8μm全耗尽 CMOS/ SOI1 0 1级环振的单级延迟仅为 45ps;随着硅层厚度的减薄和沟道长度的缩小 ,电路速度得以提高 ,0 .8μm全耗尽 CMOS/ SOI环振比 0 .8μm部分耗尽 CMOS/ SOI环振快 30 % ,比 1 μm全耗尽 CMOS/ SOI环振速度提高 1 5% .     

热电子范围中砷化镓结型场效应晶体管的高频和温度特性

用发展了的单极晶体管理论,其中考虑了漂移速度饱和的影响描述和分析了单栅砷化镓 p—n 结场效应晶体管的高频和温度特性。由简明的数学形式导出了伏-安特性,其中引入了无量纲参数Z=μV_o/vmL,μ为低场漂移迁移率,V_o 为夹断电压,um 为饱和漂移速度,L 为沟道长度。Z>>1时给出了最高振荡频率的近似关系式,说明 f_(max)与 u_m 成正比而与沟道长度 L 成反比。不同沟道长度器件的试验结果证实了此关系式,对于 n 型沟道砷化镓结型场效应晶体管,最高振荡频率达f_(max)(?)33/L 千兆赫,L 以微米计。沟道长度为2微米的实验性器件,f_(max)(?)15千兆赫,分析了与寄生元件以及尺寸有关的器件最佳设计。漏饱和电流 I_(DS)和跨导 g_m 从4K 到650K 的理论温度特性与实验结果相关。300K 以上,热电子情况下的跨导与 T-1/2成比例,而肖克莱理论中有更大的 T-3/2变化。理论给出当μ_m<<1时热电子区饱和电流的 dlnI_(DS)/dlnT=-u_m/2对数斜率。高温下热电子器件中饱和电流随温度的变化主要是由低场迁移率对 z 参数的影响而引起的。     

蓝宝石衬底上槽栅型X波段增强型AlGaN/GaN HEMT

研制了一款X波段增强型AlGaN/GaN高电子迁移率晶体管(HEMT)。在3英寸(1英寸=2.54 cm)蓝宝石衬底上采用低损伤栅凹槽刻蚀技术制备了栅长为0.3μm的增强型AlGaN/GaN HEMT。所制备的增强型器件的阈值电压为0.42 V,最大跨导为401 mS/mm,导通电阻为2.7Ω·mm。器件的电流增益截止频率和最高振荡频率分别为36.1和65.2 GHz。在10 GHz下进行微波测试,增强型AlGaN/GaN HEMT的最大输出功率密度达到5.76 W/mm,最大功率附加效率为49.1%。在同一材料上制备的耗尽型器件最大输出功率密度和最大功率附加效率分别为6.16 W/mm和50.2%。增强型器件的射频特性可与在同一晶圆上制备的耗尽型器件相比拟。     

采用耗尽型作负载的高性能N型沟道MOS大规模集成电路

采用耗尽型MOS场效应晶体管(MOSFET)作为负载元件的含意已有认识,且提出了某些器件结构。然而在一个片子上同时制作增强型及耗尽型两种MOSFET是难行的。本文描述采用N型沟道增强型及耗尽型MOSFET的新颖的高速集成电路。集成电路的剖面图示于图1。增强型MOSFET具有一覆盖在热生长二氧化硅的三氧化二铝层来作为栅绝缘物。其阈值电压可由改变二氧化硅与三氧化二铝层的厚度比(SiO_2/Al_2O_3)来控制,直到+1伏、+5伏电源电压均能工作时,这些增强型MOSFET的电     

超高速CMOS/SOI51级环振电路的研制

利用CMOS/SOI工艺在4英寸SIMOX材料上成功制备出沟道长度为1μm、器件性能良好的CMOS/SOI部分耗尽器件和电路,从单管的开关电流比看,电路可以实现较高速度性能的同时又可以有效抑制泄漏电流.所研制的51级CMOS/SOI环振电路表现出优越的高速度性能,5V电源电压下单门延迟时间达到92ps,同时可工作的电源电压范围较宽,说明CMOS/SOI技术在器件尺寸降低后将表现出比体硅更具吸引力的应用前景.     

500 V耗尽型NLDMOS器件研究

基于一款LED驱动芯片中耗尽型高压NLDMOS器件的参数要求,提出一种耗尽型高压NLDMOS的器件结构和参数设计优化方法.分析了沟道注入工艺对器件阈值电压和表面电场分布的影响,综合利用RESURF技术和线性漂移区技术,改善耗尽型NLDMOS的表面电场分布,从而提高了器件的击穿电压.在漂移区长度L≤50μm下,器件击穿电压达到600 V以上,可以应用于LED驱动芯片整流器电路等各种高压功率集成电路.     

一个适用于短沟HALO结构MOS器件的直接隧穿栅电流模型

对沟道长度从10μm到0.13μm,栅氧化层厚度为2.5nm的HALO结构nMOS器件的直接隧穿栅电流进行了研究,得到了一个适用于短沟道HALO结构MOS器件的直接隧穿栅电流模型.随着沟道尺寸的缩短,源/漏扩展区占据沟道的比例越来越大,源漏扩展区的影响不再可以忽略不计.文中考虑了源/漏扩展区对直接隧穿栅电流的影响,给出了适用于不同HALO掺杂剂量的超薄栅(2～4nm)短沟(0.13～0.25μm)nMOS器件的半经验直接隧穿栅电流模拟表达式.     

一个适用于短沟HALO结构MOS器件的直接隧穿栅电流模型

对沟道长度从10μm到0.13μm,栅氧化层厚度为2.5nm的HALO结构nMOS器件的直接隧穿栅电流进行了研究,得到了一个适用于短沟道HALO结构MOS器件的直接隧穿栅电流模型.随着沟道尺寸的缩短,源/漏扩展区占据沟道的比例越来越大,源漏扩展区的影响不再可以忽略不计.文中考虑了源/漏扩展区对直接隧穿栅电流的影响,给出了适用于不同HALO掺杂剂量的超薄栅(2～4nm)短沟(0.13～0.25μm)nMOS器件的半经验直接隧穿栅电流模拟表达式.     

高热预算三维存储工艺中表面沟道PMOS研究

采用标准三维存储器工艺,制备作为外围器件的表面沟道PMOS管。存储单元制备过程中的高热预算对p型掺杂的多晶栅影响很大,尤其是金属硅化物作为栅极接触材料的p型多晶硅。对影响表面沟道PMOS管性能的因素进行研究,发现多晶硅侧墙氧化温度主导器件的性能。高温侧墙氧化引起严重的多晶硅耗尽,并导致高阈值电压。电容-电压曲线和二次离子质谱验证了这个现象。通过工艺优化,有效抑制了多晶硅耗尽程度,实现了可用于三维存储器的高性能表面沟道PMOS管。在1.2 V工作电压下,PMOS管的饱和电流可达120 μA/μm,漏电流低于1 pA/μm。     

全耗尽CMOS／SIMOX器件研制

在表层硅厚度为１８０ｕｍ的ＳＩＭＯＸ材料上，用局部增强氧化隔离等工艺研制了沟道长度为２．５μｍ的全耗尽ＣＭＯＳ／ＳＩＭＯＸ器件。该工艺对边缘漏电的抑制及全耗尽结构对背沟漏电的抑制降低了器件的整体漏电水平，使ＰＭＣＯＳ和ＮＭＯＳ的漏电分别达到３．Ｏ×１０－１１Ａ／μｍ和２．２×１０－１０Ａ／μｍ。５Ｖ时，例相器的平均延迟时间达６ｎｓ。     

适于低温工作的超小型MOFET

本文论述了 n 沟 MOSFET 低温器件特性的改进;从实验和理论上探讨了在室温至液氮温度范围内、沟道长度为1μ数量级的多晶硅栅 FET 的器件参数;器件的直流特性的实验值与二维电流输运模型的预计值非常一致。这表明,在上述温度范围内,器件行为将是很好的,而且也是可以预期的;此外,根据上述结果,还述及适于液氮温度下工作的、沟道长度为1μ的增强型 FET 的器件设计.     

0.15μm薄膜全耗尽MOS/SOI器件的设计和研制

利用自己开发的二维数值深亚微米ＳＯＩ器件模拟软件,较为详细地分析了沟道长度小于０．２μｍ的ＳＯＩ器件的阈值电压特性、穿通和击穿特性、亚阈值特性以及直流稳态特性等．通过这些模拟和分析计算,给出了沟道长度为０．１８、０．１５和０．１μｍ的薄膜全耗尽ＳＯＩ／ＭＯＳ器件的设计方案,并根据该设计方案成功地研制出了性能良好的沟道长度为０．１５μｍ的凹陷沟道ＳＯＩ器件．沟道长度为０．１５μｍ薄膜全耗尽凹陷沟道ＳＯＩ器件的亚阈值斜率为８７ｍＶ／ｄｅｃ,击穿电压为１．６Ｖ,阈值电压为０．４２Ｖ,电源电压为１．５Ｖ时的驱动电     

MOS器件中的一种现象分析

在MOS器件的生产工艺中,常常采用离子注入,来改变阈值电压和以此来控制器件使之为增强型或耗尽型.但同时也会产生一些影响(例如注入后迁移率下降).一、现象采用磷离子注入,做成在一起的NMOSE/D对管.从理论上讲,进行了沟道离子注入的沟道电子迁移率应比没有注入离子的小.即μ_D〈μ_(?),这主要是离子注入后增加了散射中心造成的.测试迁移率分别在饱和区和线性区进行.