基于FPGA的雷达信号光纤传输系统设计

为解决雷达数据的大容量、长距离传输问题,通过分析雷达信号的特点,设计了一种特殊的帧结构形式,用于多路雷达信号的光纤传输系统中,并在FPGA内实现了基于此帧结构的时分复用、解复用和信道编解码电路.     

一种星载高速并行LDPC编码方法

随着卫星遥感技术的高速发展,低密度奇偶校验(LDPC)编码器必须实时完成各类载荷海量数据的纠错处理,传统串行LDPC编码方式已经不能满足高速处理需求,为此开展了新一代星载高速LDPC编码方案设计。基于CCSDS标准推荐用于低轨卫星通信的7/8码率LDPC,巧妙利用信息bit和生成矩阵扩充方式,设计了一种扩充并行LDPC编码方法,并在V5 FPGA上实现,与现有并行编码方案相比,提高了3%处理速度,减少了50%时钟资源、100%存储资源、18%逻辑资源,并应用在了新一代遥感卫星上。     

多码率并行LDPC编码器的设计与实现

空间数据系统咨询委员会标准推荐了可应用于深空通信的准循环低密度校验码.但为了在同一系统实现码率可选择LDPC编码器,并解决低速率串行编码问题,该文设计并实现了多码率并行LDPC编码器的FPGA方案.根据该码的结构,设计了改进的串行和并行转换模块来保证正确地编码,并合理安排生成矩阵的存储结构和数量,以便编码通过简单的地址控制完成多码率选择编码.经分析和验证,该编码器在不增加单一码率编码资源前提下,能分别按所选码率完成不同码率编码.     

光纤多路传输系统的设计与实现

为实现模拟和数字信号的光纤多路传输,采用复杂可编程逻辑器件（Complex Programmable Logic Device,CPLD）和时分复用技术,设计了光纤多路传输系统.利用EPM7128对传输的数字信号按照设计的帧格式进行时分复用发送,接收端将接收的光信号经光电转换之后解复用,恢复出传输的各路信号.实验测试表明：系统可稳定的实现四路模拟信号和八路数字信号的时分复用光纤传输.     

高速多通道CCD信号并行处理系统

为解决目前很多高速CCD（Charge Coupled Device）应用系统数据输出路数多,数据率高的问题,提出一种并行处理高速多通道CCD信号的系统架构,阐述了该系统的架构组成和实现方案,并对设计要点进行了分析。该系统采用FPGA（Filed Programmble Gate Array）,时分复用,LVDS（Low Voltage Differential Signal）和SCSI（Small Computer System Interface）存储等技术。研究结果表明,该设计具有较好的稳定性,灵活性和通用性等,并已成功应用于某8通道高速TDICCD（Time Delay Integration Charge Couple Device）成像系统的设计中,数据率高达1.28 Gbit/s。     

在线检测多路参数估计系统优化研究

根据实时信号在线检测系统具有较高实时性的要求,提出一种FPGA和DSP相结合的系统优化设计方案,其中,以FPGA作为主控制器,完成系统的全部控制功能及部分数据预处理,DSP作为数据辅处理器,专注于大批量数据的算法实现。分析了该实时处理系统构成的原理与结构,设计了该系统的硬件电路,阐述了各部分的功能实现,并通过FPGA构建可编程片上系统（SOPC）完成系统硬件仿真,同时,完成了系统软件流程的设计。实验证明,系统可以很好的保证多路参数采集、处理、传输与显示的实时性,系统性能得到很好保证。     

基于40Gb/s非等幅OTDM传输系统的优化设计

本文在40Gb/s非等幅OTDM传输系统的基础上,围绕超短脉冲的产生、信号复用、色散补偿和时钟提取技术进行优化设计。介绍了采用掺铒光纤放大器获得超短脉冲;利用方程差微调法获得光时分复用信号和易于实现动态色散补偿的啁啾光纤光栅实现色散补偿,以及通过适于高速光时分复用系统的光时钟提取技术提取时钟脉冲等内容。最后给出了低抖动、低误码率、性能稳定的传输系统。     

基于EAPR的动态部分可重构系统研究及实现

该文采用最新的基于EAPR的动态部分重构的方法,利用IP核构建片上系统的思想,设计出PowerPC405加FPGA的硬件平台设计可重构系统,FPGA采用CompactFlash配置方式,由硬核处理器PPC405控制内部配置访问接口实现动态部分可重构.该设计实现了硬件资源的时分复用,提高了FPGA的利用率,缩短了重配置时...     

改进科斯塔斯环的LDPC码相位同步算法

提出了一种基于改进科斯塔斯环的LDPC编码系统迭代相位同步算法.该算法用LDPC译码过程中每次迭代产生的数据符号的后验概率更新科斯塔斯环中的错误信号,从而以迭代的方式达到相位同步.该算法将LDPC译码过程和科斯塔斯环相位同步过程以迭代方式相结合,仿真表明,在系统存在一定程度频率偏移的条件下该算法能对相位错误进行有效的盲估计,且对一定程度频率偏移具有很强的鲁棒性.     

基于LDPC码的图像水印盲检算法

根据数字水印系统与通信系统的相似性,借助通信中的LDPC码和交织技术可提高盲水印算法的鲁棒性。在DCT域设计并实现了一种盲数字水印算法。该算法采用LDPC码作为水印信道编码,对图像水印传输进行差错控制,把通过LDPC码编码后的水印序列嵌入原始图像频域,在提取时采用LDPC码的迭代译码算法。实验结果表明：该算法对于常见的图像攻击具有很强的鲁棒性,并且具有很好的视觉不可见性。     

基于FPGA的TCP/IP协议数据传输研究

通过FPGA来实现TCP/IP协议栈以及以太网MAC控制器,不仅具有FPGA本身功耗低、面积小、可靠性高的优点,还可以达到非常高的数据处理速度,从而提升整个系统的性能.采用Mentor制版软件设计一款基于Spartan6系列FPGA的PCB板,根据TCP/IP协议采用Verilog HDL和VHDL语言编写数据输入输出模块程序代码,基于ISE测试工具进行硬件和软件测试,完成整个系统的性能测试.系统硬件和软件测试结果表示本设计系统性能良好,能够进行数据高速的传输,且不占用CPU资源,系统性能良好,运行稳定可靠.     

基于码率控制的DMB预警信息预处理系统

为解决预警信息音频广播的单一性,通过对数字多媒体广播(DMB)的标准研究,设计了基于码率控制的DMB预警信息预处理系统.该系统采用MPEG-4HE AAC和H.264/AVC编码算法对预警音视频信息分别进行信源编码,实现将编码后信息合成为TS码流;采用RS和卷积交织的信道编码方法实现TS码流的纠错控制,提高传输可靠性.针对传输码率不稳定、音视频传输容量和速率不匹配的技术难点,提出基于码率控制的音视频匹配控制传输方法,通过空包插入法实现对编码输出数据码率的智能控制,达到音视频预警信息的稳定实时输出.该预处理系统目前已通过验证,可显著提高预警信息传输的可靠性、稳定性和实时性.     

在线可编程的高速认证PCI卡设计

通常认证卡的速度受限于板卡CPU的总线宽度及MIPS和认证算法的速度 .随着认证算法采用FPGA高速硬件实现 ,以CPU为核心的认证卡设计思想已不能满足速度需求 .提出了一种基于FPGAPS配置的在线可编程、速度不依赖于CPU的高速认证PCI卡的设计方案 .该方案已被实现 ,其思想具有通用性 ,可广泛地应用于数据加密、图像处理等高速PCI卡设计 .     

实时以太网视频的室内可见光通信系统研究

将LED照明和可见光通信技术结合,构建出基于室内实时以太网视频传输的可见光通信系统.系统发送端利用高速场效应管直接驱动控制光源,并结合以太网数据特征,采用UDP传输协议,对信号进行4B:5B和非归零反相编码(NRZI)相结合的编码.接收端采用基于FPGA的数字锁相环技术对光探测信号的时钟和数据进行恢复和提取.系统实现了室内1m距离的实时以太网视频可见光通信传输,促进了可见光通信技术的实用化.     

简易数字信号传输性能分析仪的设计

为了更好地分析数字信号在传输过程所受码间干扰和噪音等因素的影响．文中设计了一个以FPGA为核心的简易数字信号传输性能分析仪,完成了数字信号发生器、伪随机信号发生器（模拟噪音源）、低通滤波器、加法器、数字信号分析电路的设计．该系统利用FPGA产生数字信号序列（M序列和曼彻施特编码序列）和模拟噪声序列（伪随机信号）,经过由低通滤波器构成的模拟信道进行传输,再由FPGA对数字信号分析提取出同步信号,最后在示波器上以眼图的形式来分析信号的传输性能．对截止频率与通带增益、数据率误差和眼图进行了实测．结果表明误差值均在允许范围内,系统工作稳定,眼图清晰,达到了设计要求的各项指标．     

在线可编程的高速认证PCI设计

通常认证卡的速度受限于板卡CPU的总线宽度及MIPS和认证算法的速度。随着认证算法采用FPGA高速硬件实现,以CPU为核心的认证卡设计思想已不能满足速度需求。提出了一种基于FPGA PS配置的在线可编程、速度不依赖于CPU的高速认证PCI卡的设计方案。该方案已被实现,其思想具有通用性,可广泛地应用于数据加密、图像处理等高速PCI卡设计。     

NLMS自适应滤波器的FPGA实现

目的 采用FPGA芯片实现NLMS算法,从而生成高性能的自适应滤波器来滤除通信信号中时变、未知的干扰信号,得到高质量的通信信号.方法 通过对LMS及其改进算法的原理讨论及比较,确定适合于FPGA芯片上实现的NLMS算法,并对算法的具体实现方法进行论述.采用分段移位的方法实现除法运算,从而提高运算速度.结果 通过对输出信号的频谱分析,当信号带宽为200 kHz,频率偏离中心频率0.087 5 MHz时,衰减达到了99.21 dB.结论 本设计能高速度、高质量地滤除通信信道中的干扰信号,并很好地处理了FPGA的资源与速度的关系,能满足高速信号处理的要求.     

一种降低LTE信号高峰均比算法的FPGA实现

在LTE通信系统中,通常采用正交频分复用技术(Orthogonal Frequency Division Multiplexing,OFDM)作为下行传输方法,针对该方法引入的高PAPR问题,本文对降低高峰均比算法进行了研究,并以PC CFR算法为研究基础,采用ROM查找表和硬件乘法器实现了峰值削减系数算法;根据系统时钟数据速率关系复用乘法器,节约了FPGA硬件资源,并基于FPGA搭建了LTE信号的消峰处理平台.通过仿真和实验验证,结果表明采用该削峰算法和硬件平台,LTE信号的峰均比降低,且EVM和ACPR指标恶化比较小.     

基于ARM和FPGA智能视频采集处理系统的应用设计

提出了一种基于ARM和FPGA的红外信号和运动物体驱动的视频智能采集处理系统。选取主频更高的ARM11S3C6410作为处理器,以Linux为软件平台,将采集到的视频信号实时传输到系统内部存储器或后台服务器存储,实现系统存储容量的扩展和视频编码处理等工作。现场可编程门阵列（FPGA）选用Altera的EP2C70芯片。系统采用H.264视频编码标准,实现系统视频数据的高速处理和传输,达到预期的应用设计要求。     

一种高分辨率的便携式GIS局部放电检测装置

GIS设备广泛应用于电力系统中,其局部放电缺陷将危及设备与电网的安全稳定运行。在此背景下,提出一种高分辨率的便携式GIS局部放电检测装置,该装置基于嵌入式平台开发,采用模块化设计,包括信号调理、FPGA信号采集和DSP信号处理发送三部分。通过采用FPGA进行信号采集,实现脉冲信号的较高分辨率。同时,将DSP和以太网控制器相结合,实现了监测数据的高速以太网传输。该方案对提高监测系统的脉冲分辨性能、降低成本,有一定的参考价值。